数字逻辑（第3版）

封面

版权信息

前言

第1章 数字逻辑基础

1.1 概述

1.2 数制及其转换

1.3 带符号数的代码表示

1.4 数的定点与浮点表示

1.5 数码和字符的编码

1.6 本章小结

1.7 习题

第2章 逻辑代数基础

2.1 逻辑代数的基本概念

2.2 逻辑代数的基本定律、规则和常用公式

2.3 逻辑函数表达式的形式与变换

2.4 逻辑函数的化简

2.5 本章小结

2.6 习题

第3章 集成门电路

3.1 概述

3.2 正逻辑和负逻辑

3.3 分立元件门电路

3.4 TTL逻辑门电路

3.5 CMOS集成逻辑门电路

3.6 TTL和CMOS之间的接口电路

3.7 本章小结

3.8 习题

第4章 组合逻辑电路

4.1 概述

4.2 组合逻辑电路的分析

4.3 组合逻辑电路的设计

4.4 经典逻辑运算电路

4.5 代码转化电路

4.6 数值比较电路

4.7 编码器和译码器

4.8 数据选择器和数据分配器

4.9 竞争和冒险

4.10 组合逻辑电路设计的优化问题

4.11 本章小结

4.12 习题

第5章 触发器

5.1 概述

5.2 RS触发器

5.3 D触发器

5.4 JK触发器

5.5 其他功能的触发器

5.6 集成触发器的参数

5.7 各类触发器的相互转换

5.8 触发器的应用

5.9 本章小结

5.10 习题

第6章 同步时序逻辑电路

6.1 概述

6.2 时序逻辑电路的结构和类型

6.3 同步时序逻辑电路的分析

6.4 同步时序逻辑电路的设计

6.5 典型同步时序逻辑电路的设计

6.6 典型同步时序逻辑电路的应用

6.7 本章小结

6.8 习题

第7章 异步时序逻辑电路

7.1 异步时序逻辑电路的分类及特点

7.2 脉冲异步时序逻辑电路

7.3 电平异步时序逻辑电路

7.4 异步计数器的原理与应用

7.5 本章小结

7.6 习题

第8章 硬件描述语言Verilog HDL

8.1 Verilog HDL语言概述

8.2 Verilog HDL基本语法

8.3 Verilog HDL的操作符

8.4 基本逻辑门电路的Verilog HDL

8.5 Verilog HDL的描述方式

8.6 组合逻辑电路的Verilog HDL实现

8.7 触发器的Verilog HDL实现

8.8 时序逻辑电路的Verilog HDL实现

8.9 较复杂的电路设计实践

8.10 本章小结

8.11 习题

第9章 脉冲波形的产生与整形

9.1 概述

9.2 555定时器

9.3 用555定时器构成的自激多谐振荡器

9.4 用逻辑门构成的自激多谐振荡器

9.5 石英晶体振荡器

9.6 单稳态触发器

9.7 施密特触发器

9.8 习题

参考文献