8.8 时序逻辑电路的Verilog HDL实现