8.5 Verilog HDL的描述方式