1.1 物联产品的电磁兼容实验标准及要求

EMC设计的目的是最大限度地降低产品或设备EMC测试的风险，对于产品的EMC测试都有相应的测试要求和标准。电磁兼容标准是进行EMC设计和测试的指导性文件。根据不同电磁兼容标准在电磁兼容测试中的不同地位，电磁兼容标准可分为四级：基础标准、通用标准、产品类标准、专用产品标准。

根据被测试设备使用环境的不同，被测试设备传导发射、辐射发射需要满足的限制值分为A、B两级，分别对应两类设备。B级设备是指主要在生活环境中使用，可包括不在固定场所使用的设备。比如，靠内置电池供电的便携式设备；靠电信网络供电的电信终端设备；个人计算机以及相连的辅助设备。A级设备是指除了B级以外的设备。

注意：生活环境是指有可能在离相关设备10m远的范围内使用广播和电视接收机的环境。

产品或设备在使用过程中会产生电磁干扰，电磁干扰的强度不能太大，即不能大于规定值，这个规定值就是限值。干扰限值的一般定义是对应的测试方法的最大电磁干扰允许值。这个限值是通过对大量测试数据进行汇总、分析、统计、评估后人为制定的干扰限定电平。

合理的限值对产品质量控制很重要，限值如果设定过于宽松，则会让大量的产品轻易通过检测要求，不利于产品质量控制，容易出现产品品质问题。如果限值设定过于严格，则会造成由于现阶段社会技术能力所限，大部分产品都不能通过检测要求，导致社会中产品的紧缺。同样，产品EMS也有规定等级，其等级往往取决于产品类型和使用环境要求。产品EMS只有满足其规定等级要求，才能符合EMS测试要求，合理的规定等级对产品质量控制同样重要。

表1-1给出了对于物联产品或设备需要满足的EMS、EMI项目试验要求及评判等级。

表1-1给出了产品验收方面的相关测试实验及要求，对于产品电磁兼容方面主要有两大类的测试，电磁兼容EMS抗扰度的测试以及产品EMI对外干扰方面的标准限值要求。

1.1.1 物联产品实验测试分析

干扰通常分为持续干扰和瞬态干扰两类。如广播电台、手机信号、基站等属于持续干扰。由于开关切换，电机制动等造成电网的波动，此类干扰可称为瞬态干扰。

表1.1中瞬态干扰还包含浪涌（SURGE）、静电（ESD）、电快速脉冲群（EFT/B）、电压暂降、短时中断和电压变化DIPS等。持续干扰包含传导敏感度（CS）和辐射敏感度（RS）。

评判等级A所述的“性能不降低”，即干扰施加后，硬件无损坏，干扰施加过程中无死机、复位、数据掉帧或误码率较高等问题，就好比无干扰施加到产品一样。通常持续性的干扰的评判等级均采用此评判等级。瞬态干扰为偶然性发生，且引起的电网干扰时间不长，故暂时性能降低，也是评判等级B。

1. EMS试验项目及干扰实质分析

（1）浪涌（SURGE） 波形上升沿为1.2/50μs，8/20μs，是一种脉冲宽度为几十μs的脉冲，是一种传导性干扰，因其脉冲携带较强能量，故需要对所有功能端口做相应程度的防护，否则会引起内部电路元器件的永久性硬损伤。干扰的实质是将浪涌信号叠加在被测产品中的正常信号上。由于频率较低，故该项目的测试问题分析也相对比较容易，不需要考虑太多的寄生参数问题。

（2）静电（ESD） 波形上升沿为0.7～1ns，是一种脉冲宽度为几十ns的脉冲，因其峰值电压范围在数千至上万伏，故脉冲也具有一定的能量，需要在端口做防护。由于其上升沿很陡，故其携带的高频谐波很丰富，可到几百MHz，所以静电在产品所有裸露的金属部件（包含端子、螺钉等）或孔缝（包含LED指示灯的开孔，各种散热和观察孔）进行接触放电，或分别对水平耦合板、垂直耦合板间接放电时，均会在放电点瞬时形成一个高频电场，通过空间对电路进行干扰，这种干扰是共模干扰。因此，静电设计时应注意端口保护和空间高频辐射场两方面的内容。ESD抗扰度测试实质上包含了一个瞬态的共模ESD电流流过产品或内部电路，瞬态共模电流干扰正常工作电路的原理。

（3）电快速脉冲群（EFT/B） 波形上升沿为5ns，波形为数个周期脉冲串的组合，能量很低。干扰的性质和静电一样是共模干扰，干扰路径既包括传导也包含辐射。这种共模抗扰度测试以共模电压的形式把干扰叠加到被测产品的各种电源端口和信号端口上，并以共模电流的形式注入被测产品的内部电路中，其产品中电流的路径与大小起着决定性的作用。共模电流在产品内部传输的过程中，会转化为差模干扰电压并干扰内部电路的正常工作电压。

（4）传导敏感度（CS） 共模干扰，干扰频段从150kHz~80MHz。在进行项目试验时，其干扰信号源至产品的线缆长度与干扰频段（30MHz）对应的波长λ的1/4比拟，故在施加干扰电压的调制频率超过30MHz时，因趋肤效应，干扰信号主要以空间辐射方式出现（低于30MHz时，主要还是以传导方式干扰）。

（5）辐射敏感度（RS） 共模干扰，干扰频段从80MHz~1GHz。其测试实质上是与辐射发射测试相反的一个测试过程。

在产品PCB中，信号源从源驱动出发，传输到负载端，再从负载端将信号回流到信号源形成信号源电流的闭环，如图1-1a所示，在电路PCB中每个信号源都会包含一个环路。当外界的电磁场穿过环路时，就会在这个环路中产生感应电压U。

为了直观地了解可用简化的公式进行计算，单个回路对通过其磁场的感应电压可以用简化的式（1-1）、式（1-2）计算。

式中，U为感应电压，单位为V；H为磁场强度，单位为A/m；B为磁感应强度，单位为T；μ₀为自由空间磁导率，μ₀=4π·10^-7H/m；S为回路面积，单位为m²。

当平面的电场波穿过环路时，其单个环路中产生的感应电压的计算公式如下：

式中，U为感应电压，单位为V；S为回路面积，单位为m²；E为电场强度，单位为V/m；f为电场的频率，单位为MHz。

对PCB的环路在电场中的影响进行分析，假如在一个PCB中设计有一个面积为10cm²（长宽为100mm和10mm）的PCB布线回路，当该电路在电场强度为10V/m的电磁场中进行辐射抗扰度测试时，在100MHz与300MHz频率点上，该环路面积产生的感应电压U₁与U₂可以通过式（1-3）计算如下：

f₁=100MHz时，U₁=（SEf₁）/48=0.0010×10×100/48≈21mV

f₂=300MHz时，U₂=（SEf₂）/48=0.0010×10×300/48≈63mV

这是辐射抗扰度测试时，产品中的电路受干扰的其中一个原因，从实际应用到上面的计算结果可以发现这个干扰电压并不高。实际中按照这种测试原理产生的干扰现象也并不常见。理论和实际基本是一致的。

需注意：连接的线缆充当接收天线，干扰为电磁场的远场。

更常见的一种现象，即辐射发射测试实质中单极子天线和对称偶极子天线模型所对应的相反过程。产品或设备中的电缆或其他长尺寸导体都会成为接收磁场的天线，这些电缆或长尺寸导体端口都会感应出电压。同时，电缆或长尺寸导体上会感应出电流I_CM，如图1-1b所示。

假如，一个带有电缆长度为L的产品或设备放置在自由空间中，自由空间的电场强度为E，电缆上感应出的共模电流I可用以下简化公式进行计算：

当L≤λ/4时，

当L≤λ/2时，

式中，I为感应电流，单位为mA；E为自由空间的电场强度，单位为V/m；f为频率，单位为MHz；L为等效单偶极子天线的电缆长度；λ为波长，单位为m。

与辐射发射一样，当产品或设备中成为接收等效天线的电缆放置在离参考接地板h高度时，如图1-1b所示，其通过被地平面衰减后的等效电场强度可以参考以下表达式：

当h≤λ/10时，

当h>λ/10时，

式中，h为辐射发射等效天线的电缆放置在离参考接地平面h的高度，单位为m；E为自由空间中的电场强度，单位为V/m；E（h）为被地平面衰减后的等效电场强度，单位为V/m；λ为波长，单位为m。

这就意味着产品中的信号线、信号电缆越靠近机箱、金属背板或参考接地板，其所受的辐射影响就越小。

电缆上感应出的共模电流将会沿着电缆及电缆所在的端口注入产品中，包括产品内部电路中，这种共模电流干扰正常工作电路的原理与前面EMS试验项目及干扰电路的原理一样。其中实验测试的共模抗扰度的测试是产品的关键点。通过图1-2所示的电流路径，当共模干扰电流流过地阻抗时产生的压降U_CM≈I_CM Z₁。

对于信号线电缆的单端传输信号，如图1-2所示，当有电磁场信号或外部干扰注入信号线和GND地线上的共模干扰信号进入电路时，在IC₁（电路A单元）的信号端口处，由于S₁与GND所对应的阻抗不一样，S₁阻抗较高，GND阻抗较低，共模干扰信号会转化成差模信号，差模信号在S₁与GND之间。这样，干扰首先会对IC₁的输入端口产生干扰。由于滤波电容C的存在，会使IC₁的第一级输入受到保护，即在IC₁的输入信号端口和地之间的差模干扰被C滤除或旁路。如果没有C的存在，可能干扰就会直接影响IC₁的输入信号，因此基本所有的电路设计都会有电容滤波及旁路电路将干扰信号导入地回路中，这样大部分噪声信号会沿着PCB中的低阻抗地走线或地层从一端流向地的另一端，后一级的干扰将会在干扰电流流过地阻抗时产生。为了简化分析，先忽略电路中的串扰问题。如图1-2所示中，Z₁、Z₂表示PCB图中两个集成电路之间的地阻抗，U_S表示集成电路IC₁向集成电路IC₂传递的信号电压。

当共模干扰电流流过地阻抗Z₁时，在Z₁的两端就会产生电压降U_CM，其U_CM=Z₁I_CM。该电压对于集成电路IC₂来说相当于在IC₁传递给它的电压信号U_S上又叠加了一个干扰信号U_CM，此时IC₂实际上接收到的信号电压为U_S+U_CM，这就会带来所说的干扰的问题。其干扰电压的大小与共模干扰的电流大小有关，还与地阻抗Z₁的大小有关。当干扰电流一定的情况下，干扰电压U_CM的大小由Z₁决定。也就是说，PCB设计中的地走线阻抗或地平面阻抗与电路施加的瞬态抗干扰能力有直接关系。

在实际应用中，假如一个完整的地平面无过孔、无地分割，地的阻抗很小，大约为4mΩ，考虑在高频100MHz时，即使有100A的瞬态电流流过这个4mΩ的阻抗，也只会产生大约0.4V的压降，这对大部分的数字逻辑电平来说是可以接受的。通常在0.8V以下是低电平的逻辑，大部分的IC控制芯片大于0.8V才会发生逻辑转换，有的会更高一些。这已经是具备相当高的抗干扰能力了。但是往往在设计时，由于各种原因没有完整的地平面，存在独立的细长走线或者地平面存在1cm的裂缝时，细长的走线或裂缝在1mm时存在接近1nH的电感，在进行±2kV（5/50ns）的电快速瞬变脉冲测试时其匹配电阻为50Ω，其5ns的电流达到40A，当裂缝及走线电感达到10nH时，计算其产生的压降为

式中，V为产生的瞬态电压降，单位为V；L为PCB电路中地走线等效电感，单位为nH；i为瞬态电流的峰峰值，单位为A；t为达到瞬态峰峰值的最小时间，单位为ns。

将参考数据带入式（1-8）进行计算

V=Ldi/dt=10nH×40A/5ns=80V

80V的瞬态电压降对于所有的弱电控制电路来说都是非常危险的，都会造成系统的可靠性问题，因此PCB中的地阻抗对抗干扰能力是非常重要的。

后面的章节会基于这些理论进行详细的分析和设计。

2. EMI试验项目及干扰实质分析

试验包含传导发射（CE）和辐射发射（RE）。

CE的频段为150kHz～30MHz；RE的频段为30MHz～1GHz。

CE传导干扰测试的实质是利用LISN设备进行电源端口的测试，RE测试实质上就是测试产品中两种等效天线所产生的辐射信号。一种等效天线是信号的环路，环路是产生的辐射等效天线，这种辐射产生的源头是环路中流动着的电流信号，这种电流信号通常为正常工作信号，它是一种差模信号，如时钟信号及其谐波。另一种等效天线是单偶极子天线，这些被等效成单偶极子天线的导体通常是产品中的电缆或其他尺寸较长的导体。这种辐射产品的源头是电缆或其他尺寸较长导体中流动着的共模电流信号。

对于通用的物联及智能产品，主要考察其内部电源（通常为开关电源）、晶振（包括有源晶振和无源晶振）等主要干扰源通过等效天线（连接线及走线）形成的传导和辐射，在设计时应注意对上述干扰源的处理。

1.1.2 电磁兼容设计方法

1.电磁兼容设计的基本思路

出现EMC问题，必须有干扰源、耦合路径及敏感设备三要素，缺少任何一个环节，均不能构成EMC问题。

因此，针对EMC问题，其设计就是针对三要素中的一个或几个采取技术措施，限制或消除其影响，基本思路可分为“堵”和“疏”两类。

“堵”通过增加共模滤波器，采用光电耦合器等隔离或线缆套磁环等方式增加共模阻抗。

“疏”就是通过电容形成高频通路，将共模干扰引入阻抗更低的地（PE）或金属壳体等。好的EMC设计往往可以通过既“堵”又“疏”的方式，在成本增加不多的前提下，获得较好的EMC性能。

2. EMC解决手段

屏蔽、接地和滤波是解决EMC的三种方法。

1.1.3 原理图方面的设计

在确定产品及设备需要满足的电磁兼容项目及试验等级后，在原理图设计时就有必要对相关试验项目进行设计，最大程度降低电磁兼容风险和节省项目开发的时间和成本。

1.端口设计

产品及设备的端口通常包括电源端口及信号端口，在EMC测试项目中针对端口的试验包括浪涌（SURGE），静电放电（ESD），电快速脉冲群（EFT/B），传导敏感度（CS），传导发射（CE），电压暂降（DIPS）、短时中断和电压变化。

因此，在设计中应遵循先进行浪涌防护后再进行隔离、共模滤波的顺序进行。

2.浪涌防护设计

浪涌分为差模浪涌和共模浪涌两种。如信号端口（也包含工作电源端口）的进线和回线间为差模浪涌，电路的进线和回线分别对地（接地端子/参考接地板）为共模浪涌。抑制浪涌最常用的器件就是浪涌抑制器件，如气体放电管、压敏电阻、TVS等，不同的端口根据其功能选用不同的组合方案进行浪涌的防护。

3.共模滤波器的设计

通过在端口附近设计共模滤波器，对共模干扰进行衰减和旁路。

滤除共模干扰也可采取设计隔离元件等增大共模阻抗的方式或通过安规Y电容接地（如果端口设计有接地端子，则应满足相应安全要求）的方式来实现。

设计共模滤波器，首先要注意系统经常出现的共模干扰的频段，以便选择合适的电感、电容参数。若需要同时抑制低、中、高频的共模干扰，则可采用低频和高频共模滤波器串联混合的方式来解决。

目前的物联网及智能设备产品往往都会采用开关电源，由于开关电源是一个重要的对外干扰源，因此就需要在输入电源端口设计EMI滤波器。

另外，从EMS角度考虑，由于隔离变压器的输入输出间存在较大的分布电容，高频共模干扰可以毫无衰减地从输入耦合至输出，因此也需要在开关电源电子线路前端设计滤波器。

对于在电源输入端口的EMI滤波器的应用情况，根据通用的设计理论，推荐标准的输入滤波器的电路结构及参数。

常用的标准电路的结构如图1-3~图1-5所示。

如图1-3所示，相关产品的应用对于Ⅱ类器具或者Ⅱ类结构是没有接地端子的，对于小功率供电的开关电源系统，推荐简单的LC单级滤波电路结构。

如图1-4所示，相关产品或设备的应用具有一个接地端子，当使用一阶LC滤波电路方式时，推荐图示的滤波器原理结构。

如图1-5所示，相关产品或设备的应用具有一个接地端子，当使用二阶LC的滤波电路方式时，推荐图示的滤波器原理结构。

在上述的滤波器结构使用中，通过影响频率范围可以优化滤波器参数的设计来达到实际的滤波效果。根据测试中的现象有对应的解决方法，见表1-2。

在表1-2中当无PE接地端子时，输入EMI滤波器就没有Y电容的设计。共模扼流圈也就是共模电感在绕制中会产生1%左右的漏感，可直接利用共模电感的漏感来进行差模滤波，若要加强差模滤波，则需要增加差模电感设计。

注意：上述所示滤波器原理结构在进行PCB布板时，应尽量摆放在靠近端口的位置，且PCB印制线走线应注意控制环路面积，让滤波器获得最大的插入损耗。从EMS角度考虑，滤波器中共模电感对系统的电快速瞬变脉冲群作用明显。最快速优化滤波器的方法还可以通过EMI传导发射的测试数据进行输入EMI滤波器的匹配设计。

其匹配设计的方法在第8章中有详细阐述。

4.敏感电路及器件设计

在设计中需要注意对易接收电磁干扰的电磁敏感电路和器件的设计。尽量采用抗扰度高的器件，在满足功能的前提下，尽量降低晶振的频率，尽量选择上升沿较缓的器件。

电容、电感等非理想元器件的寄生参数在高频时将会大大影响其滤波效果，因此，对不同频段的干扰信号应选择不同的滤波设计参数。

（1）常见的瞬态干扰类型及频谱 如图1-6所示，进行产品试验测试时，外部典型的干扰源为电快速脉冲群（EFT/B）、静电放电（ESD）、雷电浪涌（SURGE），根据试验的测试标准的瞬态数据，为了分析方便，在图示中将时域中的模拟波形进行傅里叶变换到频域，得到瞬态干扰的频谱范围。

举例说明：电快速脉冲群EFT/B的瞬态干扰频率范围是从6.4MHz一直到64MHz。EFT的测试特点为传导性干扰，由于其脉冲上升沿陡，当干扰频谱到64MHz时，其干扰就仍然会从传导性干扰转化为辐射性干扰。同理静电放电ESD的波形上升沿为0.7～1ns，瞬态干扰频率范围从10MHz到320MHz。其干扰频谱范围更宽，辐射干扰特性也更强。对于这两种高频干扰滤波选择电容器件滤波是常用的方法，其电容的频率特性需要关注。对于电容滤波频段的选择可参考表1-3的特性参数。

（2）高频电容的谐振频率 表1-3中，以1μF电容为例，插装（6.4mm引线）的高频电容的谐振点为2.5MHz，在谐振点其阻抗最小；表面贴装（0805封装）的高频电容的谐振点为5MHz，在谐振点其阻抗最小。

通过表1-3的参考数据可以看出，该类器件的引线过长时，其高频下寄生参数会降低自身的谐振频率，在进行高频滤波时建议尽量采用贴装器件。一个常用的做法是选择参数相差100倍的电容进行并联，以保证在其较宽的频段范围内始终保持电容特性。但在实际应用时，由于电容放置时电容引脚及走线与数字芯片的距离差异会带来不同的引线或走线电感，同时大的容量能起到储能滤波的作用。因此，对数字芯片做去耦设计，特别是携带丰富高次谐波的数字电源引脚，通常用大容量电容与0.1μF电容及0.1μF的多个同容值电容并联，有更好的效果。

注意：电容自谐振之前主要是电容起作用，其去耦效果较好；电容自谐振之后主要是电感起作用，其去耦效果较差。

对于数字芯片中因结构、传输路径等客观因素影响的关键信号均应做去耦设计，对信号去耦时应注意不要影响信号的正常传输。

参考设计经验：快速脉冲群EFT瞬态干扰敏感时推荐贴装器件电容1000pF～0.1μF的范围；静电放电ESD瞬态干扰敏感时推荐贴装器件电容100pF～0.01μF的范围。

（3）敏感电路的屏蔽设计 对于特别敏感的电路单元，在成本允许和进行结构设计时应充分考虑，针对辐射试验项目屏蔽材料选择铝或铜等金属，为保证足够的屏蔽效能应采用低的接地阻抗设计。

1.1.4 结构级、PCB级设计

结构上需要考虑静电放电、射频电磁场辐射、辐射发射三项EMC试验项目，主要因结构限制，对PCB设计中常出现的一些问题进行分析。

1.常见问题一

产品电路板自身结构紧凑，内部常由几块PCB构成，PCB之间通过插针、互联排线等连接，进行EMC设计。

上面这些都是EMC最为薄弱的环节，当连线长度与干扰频率的波长可比拟时，既容易接收到外界的干扰，也容易将内部干扰带出产品，引起EMI超标。

设计时可从以下三方面分析解决：

1）对连接插件及端子中传递的信号进行滤波；

2）尽量缩短插针、互联排线的长度；

3）增加地针数目，最好采用“地-信号1-地-信号2-地-信号3-地…”等定义方式，减少信号的回路面积，降低不同PCB之间的地阻抗。

2.常见问题二

针对液晶显示屏、LED指示灯、孔缝等如何进行静电（ESD）的防护。

在设计中建议对液晶显示屏采取透明材料绝缘处理，或增大与内部电路的放电距离。采用隔离的方法避免将干扰引入主IC控制器的内部电路。

PCB布线时应注意：

1）滤波器设计时要让输入输出分开，避免耦合。

2）对关键芯片的敏感信号去耦时，去耦电容应紧靠其引脚，以减小回路面积。

3）敏感信号不能从晶振底部穿越，也不能靠近接口端子等。长距离信号传输时，应注意采用包地方式减小信号的回路面积。

4）尽量缩短关键信号的走线路径距离，多层板采用伴地设计时，注意增加地过孔的数目。注意不要让铺地平面存在地割裂情况，保证地平面的完整性，保证关键信号能镜像回流。

5）通过增加距离来降低相关信号通道间的空间耦合；通过正交来解决PCB顶层和底层信号的相互影响。

3.常见问题三

如何接地，如何单点接地，对于接地点位置的选择十分重要，设计时应保证接地点位于干扰信号注入端口且具有低的接地阻抗，通过电容可对共模干扰信号进行旁路及滤波。

当地不“干净”（地线上存在高频噪声电压）时，如图1-2所示的电路模型，共模干扰信号可能会从地形成共模电压U_CM，信号U_S上又叠加了一个干扰信号U_CM（信号电压为U_S+U_CM）流入信号端造成系统工作异常，因此在进行结构设计和PCB设计时，常用的做法是输出端口与背板的接地连接（比如信息类设备），搭建低阻抗地平面设计。

注意：电路中如有一次侧与二次侧隔离电路的电容滤波设计，则必须留有一定的距离（出于安全考虑）。

1.1.5 提高物联产品及设备的EMC性能

在带有处理器的物联产品或设备时，提高抗干扰能力和电磁兼容性很关键。

以下的系统要特别注意抗电磁干扰及抗扰度测试的问题：

1）微控制器时钟频率特别高，总线周期特别快的系统。

2）系统含有大功率、大电流驱动电路，如产生火花的继电器，大电流开关等。

3）含微弱模拟信号电路以及高准确度A-D变换电路的系统。

1.为增加系统的抗电磁干扰能力采取的措施

（1）选用频率低的微控制器 选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成分比正弦波多得多。虽然方波中高频成分的谐波幅度比基波小，但频率越高就越容易发射出去成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。

（2）减小信号传输中的畸变 微控制器主要采用高速CMOS技术工艺。信号输入端静态输入电流在1mA左右，输入电容在10pF左右，输入阻抗高，高速CMOS电路的输出端都有较好的带载能力，将一个门电路的输出端通过一段很长的线引到输入阻抗相当高的输入端时，反射问题就会严重，它会引起信号畸变，增加系统噪声。

当T_pd（传输延迟时间）＞T_r（源端信号上升沿时间）时，就成了一个传输线问题，需要考虑信号反射、阻抗匹配等问题。

信号在PCB上的延迟时间与引线的特性阻抗有关，即与印制电路板材料的介电常数有关。可以粗略地认为，信号在印制电路板引线的传输速度为光速的1/3~1/2。微控制器构成的系统中常用逻辑电路元器件的T_r（上升沿时间）为3~18ns。

在PCB上，信号通过一个固定功率的电阻和一段25cm长的引线，线上延迟时间在4～20ns。也就是说，信号在印刷电路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于两个。

当信号的上升时间小于信号延迟时间时，要考虑传输线的阻抗匹配，对于一块PCB上的集成块之间的信号传输，PCB越大，系统的速度就要越慢。

PCB设计的一个规则：信号在PCB上传输，其延迟时间不应大于所用器件的标称延迟时间。

（3）减小信号线间的交叉干扰。

（4）减小来自电源上的噪声 电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线、中断线，以及其他一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路，即使电池供电的系统，电池本身也有高频噪声。模拟电路中的模拟信号也经受不住来自电源的干扰。

（5）注意PCB与元器件的高频特性 在高频情况下，PCB上的引线、过孔、电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略，电感的分布电容不可忽略。电阻产生对高频信号的反射，引线的分布电容会起作用，当长度大于噪声频率相应波长的1/20时，就会产生天线效应，噪声通过引线向外辐射发射。

基本参数信息如下：

1）PCB的过孔大约引起0.6pF的电容。

2）一个集成电路本身的封装材料将引入2～6pF电容。

3）一个电路板上的接插件有520nH的分布电感。

4）一个双列直插的24引脚集成电路插座将引入4～18nH的分布电感。

注意：这些小的分布参数对于运行工作在较低频率下的微控制器系统是可以忽略的，而对于高速系统必须予以特别注意。

2.元器件布置要合理分区

元器件在PCB上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分、高速数字电路部分、噪声源部分（如继电器、大电流开关等）这三部分合理地分开，使相互间的信号耦合最小。

3.处理好接地线

PCB上，电源线和地线最重要。解决电磁干扰，最主要的手段就是接地。对于双面板，地线布置特别讲究，通过采用单点接地法，电源和地从电源的两端接到PCB上，电源一个接点，地一个接点。PCB上，要有多个返回地线，这些都汇聚到电源的接点上，就是所谓单点接地。

所有模拟地、数字地、大功率器件地分开，是指布线分开，而最后都汇聚到这个接地点上来。与PCB以外的信号相连时，通常采用屏蔽电缆。对于高频和数字信号，屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆，一端接地为好。

对噪声和干扰非常敏感的电路或高频噪声特别严重的电路可以使用金属罩屏蔽起来。

4.用对去耦电容

好的高频去耦电容可以去除高至1GHz的高频成分。陶瓷片电容或多层陶瓷电容的高频特性较好。设计PCB时，每个集成电路的电源和地之间都要加一个去耦电容。

去耦电容有两个作用：一方面是集成电路的储能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面是旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1μF，一般去耦电容有5nH分布电感，它的并行共振频率在7MHz左右，也就是说对于10MHz以下的噪声有较好的去耦作用，对40MHz以上的噪声几乎不起作用。1μF、10μF电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。在电源进入PCB的地方使用一个1μF或10μF的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。

每10片左右的集成电路要加一个储能电容，或称为充放电电容，电容大小可选10μF。去耦电容值的选取并不严格，可按经验方法C=1/f计算，即10MHz取0.1μF，对微控制器构成的系统，取0.01～0.1μF都可以。