2.2 可综合的Verilog设计语法