1.3 电子元器件的封装形式

电子元器件分为表面贴装元器件和通孔插装元器件。在可制造性设计过程中是按照元器件的封装外形和尺寸来分析的，所以下面就比较常见的表面贴装元器件的封装和定义做一下基本的介绍。

1.3.1 片式元器件的封装形式

片式元器件主要包括电阻、电容和电感，其外形为矩形或圆柱形，矩形的称为“Chip”，圆柱形的称为“MELF”。MELF采用再流焊时易发生滚动，需要采用特殊焊盘设计，一般尽量避免使用。

片式元器件外形尺寸越来越小，一般用4位数字代号表示其外形尺寸，有公制和英制两种，但在很多企业的产品物料清单（Bill of Material，BOM）中被混淆定义。一般日本公司的产品都用公制，欧美公司的用英制。公制尺寸单位为mm，英制尺寸单位为mil，1mil为0.001in，1in（英寸）=2.54cm。矩形片式元器件的外形尺寸代号见表1-3。随着尺寸的越来越小，公制的尺寸代号应用更为广泛。

终端产品小型化的趋势正在使得0603（0.6mm×0.3mm）、0402（0.4mm×0.2mm）元器件在手机和掌上电脑等产品中的应用变得越来越普遍，更小封装的03015（0.3mm×0.15mm）也开始应用。英制代号片式元器件的实物大小比较如图1-4所示。

03015（0.3mm×0.15mm）尺寸的电阻：与以往的0402尺寸产品相比，体积缩小了56%；2014年7月全球知名半导体制造商ROHM（罗姆）公司发布了最适用于智能手机和可穿戴式设备等小型设备使用的电流检测用低阻值贴片电阻“UCR006”。UCR006是0201（0.2mm×0.1mm）的厚膜型产品，实现了业界最高级别的低阻值100mΩ，有助于设备的节能化。0201（0.2mm×0.1mm）尺寸的电阻在03015尺寸产品的基础上，体积再降68%。另外，作为低阻值范围的0201贴片电阻，业界首次实现-55～155℃的使用温度范围，可支持更广泛的应用。而且，额定功率保证0.1W，达到同尺寸通用产品的2倍，更有助于设备的小型化。同时，片式元器件向着小外型无引线SON（Small Outline No-Lead）封装发展，如图1-5所示。

1.3.2 集成电路的封装形式

按照外形分类，集成电路封装分为THT封装和SMT封装两类。THT封装有塑料封装和陶瓷封装两类，常见的有DIP、SIP和PGA。SMT封装形式较多，常见有SOP、SOJ、QFP、PLCC、BGA和QFN。集成电路的封装标准有固态技术协会（Solid State Technology Association，JEDEC）的标准和电子工业协会（Electronic Industry Association，EIA）的标准。EIA标准主要用于日本市场，JEDEC标准的应用更为广泛。集成电路封装技术的发展如图1-6所示。

20世纪80年代以来，集成电路封装由双列直插式（Dual In-line Package，DIP）向SOIC、PLCC方向发展。20世纪90年代是以方形扁平封装（Quad Flat Pack，QFP）为代表，向球栅阵列（Ball Grid Array，BGA）的转变。随着SMC/SMD、基板材料、装焊工艺、检测技术的迅速发展，军用电子装备中SMC/SMD的使用率迅速增大。在一些小型化电子装备中大量使用BGA，以SMT为主流的混合组装技术（MMT）是军用电子装备电路组装的主要形式，不仅DIP和SMC/SMD混合组装（THT/SMT），而且随着直接芯片安装（Direct Chip Attach，DCA）技术的推广应用，出现了DIP、SMC/SMD和倒装片（Flip Chip）在同一电路板上组装，以及在一些先进的电子装备中将芯片级封装（Chip Size Package，CSP）装于多芯片模组封装（Multichip Module，MCM）上，再进行3D组装的3D+MCM先进组装技术。近年又向二维、三维发展，出现了系统级封装（System in Package，SIP）、多芯片封装（Multi Chip Package，MCP）、堆叠封装（Package on Package，POP）。

1.DIP封装

DIP封装适合在PCB上穿孔焊接。因为操作方便，芯片面积与封装表面积之间的比值比较大，所以面积也较大。

2.SOP封装

1969年飞利浦公司开发出了小外形封装（Small Outline Package，SOP），以后逐渐派生出SOJ（J型引线小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）。SOT一般有SOT23、SOT89和SOT143三种外形，SOT23是通用的表面组装三极管，SOT89适用于较大功率，SOT143一般用于射频三极管。SOT封装可用于三极管和二极管。

3.QFP封装

QFP封装如图1-7（a）所示，芯片引线的距离很小，引线很细，一般大规模或超大规模集成电路都采用这种封装形式，其引线数一般在100个以上。QFP有正方形和长方形两种，引线间距有0.5mm、0.4mm、0.3mm、0.15mm等几种。

4.BGA和CSP封装

由于QFP受到SMT工艺的限制，0.15mm的引线间距已经是工艺极限，因此出现了BGA和CSP封装。CSP与BGA的结构相同，有正装、倒装两种形式。由于倒装形式更有利于缩小体积、提高性能和可靠性，因此倒装形式越来越被广泛采用。金线键合正装的BGA和CSP封装如图1-8（a）所示，倒装芯片的BGA和CSP封装如图1-8（b）所示。CSP是芯片级封装，如图1-7（d）所示，是新一代的内存芯片封装技术，其技术性能比BGA又有了新的提升。从英文的字面意思就不难看出CSP的封装尺寸与芯片尺寸已经相当接近1:1的理想情况，与BGA封装相比，同等空间下CSP封装可以将存储容量提高三倍。

日本电子工业协会将CSP定义为芯片面积与封装体面积之比大于80%的封装；美国国防部元器件供应中心的J-STK-012标准将CSP定义为LSI封装产品的面积小于或等于LSI芯片面积的120%的封装。这些定义虽然有些差别，但都指出了CSP产品的主要特点是封装体尺寸小。

（1）BGA/CSP封装的优点

①封装成本相对较低。和QFP相比，BGA和CSP的引脚是球形的，均匀分布在元器件的底部，I/O数与封装面积比高，节省PCB面积，提高组装密度，引脚间距相对于QFP较大，组装难度下降。

②不易受到机械损伤。

③适用于大批量的电子组装。基体与PCB基材相同，热膨胀系数几乎相同，焊接时产生应力很小，对焊点可靠性影响也较小。

④由于BGA/CSP引脚短，导线的自感和互感很低，器件焊料球间信号干扰较小，频率特性好，散热性好。

⑤再流焊时，焊点之间的表面张力产生良好的自对中效果，允许有50%的贴装精度误差，焊接后的共面性较容易保证。

⑥QFP和BGA金线键合封装的内部结构如图1-9所示：芯片用银浆黏结在基板上，QFP基板采用金属引线框架，BGA载体大多采用BT（Bismaleimide Triazine）树脂，也有采用FR-4的；然后采用芯片通过金属丝压焊方式连接。QFP封装是金属丝直接连接到引脚（即图中内腿和外腿）。BGA封装是金属丝连接到载体表面，通过过孔连接到底部的焊球。

通常，相对于QFP而言，BGA和CSP的安装高度低，引脚间距大，引脚共面性好，这些都极大地改善了组装的工艺性。由于引脚更短，组装密度更高，所以BGA和CSP特别适合在高频电路中使用。BGA和CSP存在的问题是焊接后检验和维修比较困难，必须用X光检测焊点；是湿度敏感的，容易吸潮，受潮后需要烘烤处理，否则焊接后焊点中会产生空洞。

（2）BGA封装的分类

根据封装基板的材质分类BGA可分为如下几类：

①塑料BGA（Plastic BGA，PBGA）基板一般为2～4层有机材料构成的多层板。Intel系列CPU中，Pentium处理器均采用这种封装形式，后来出现了另一种形式，即将IC直接金线键合在PCB上，价格要便宜很多，一般用于对质量要求不高的产品。

②陶瓷BGA（Ceramic BGA，CBGA）采用陶瓷基板，芯片与基板间的电气连接通常采用倒装芯片（Flip Chip，FC）的安装方式。

③FCBGA（Flip Chip BGA）即硬质多层基板。

④TBGA（Tape BGA）即载带自动键合BGA，基板为带状软质的1～2层PCB。

⑤CDPBGA（Cavity Down PBGA）这种封装中央有方形低陷的芯片区（又称空腔区）。

⑥CCGA（Ceramic Column Grid Array）即陶瓷柱状阵列。

（3）CSP封装

CSP封装内存芯片的中心引脚形式有效地缩短了信号的传导距离，其衰减随之降低，芯片的抗干扰、抗噪性能也能得到大幅提升，这也使得CSP的存取时间比BGA改善15%～20%。在CSP的封装方式中，内存芯片通过一个个锡球焊接在PCB上，由于焊点和PCB的接触面积较大，所以内存芯片在运行中所产生的热量可以很容易地传导到PCB上并散发出去。CSP封装可以从背面散热，且热效率良好，CSP的热阻为35℃/W，而TSOP的热阻为40℃/W。

CSP产品已有100多种，封装类型也多，主要有如下5种：

①柔性基片CSP。柔性基片（Flexible Interposer Type）CSP的IC载体基片是用柔性材料制成的，主要是塑料薄膜，在薄膜上制作了多层金属布线。

②硬质基片CSP。硬质基片（Rigid Interposer Type）CSP的IC载体基片是用多层布线陶瓷或多层布线层压树脂板制成的。

③引线框架CSP。引线框架（Lead Frame Type）CSP使用类似常规塑封电路的引线框架，只是尺寸要小些，厚度也薄，并且指状焊盘伸入到了芯片内部区域。引线框架CSP多采用引线键合（金丝球焊）来实现芯片焊盘与引线框架CSP焊盘的连接。引线框架CSP的加工过程与常规塑封电路完全一样，是最容易形成规模生产的。

④晶圆级CSP。晶圆级（Wafer Level Package，WLP）CSP是采用晶圆级工艺的封装，是直接在晶圆上加工凸点的封装技术，是综合倒装芯片技术、SMT和BGA的成果，使IC器件进一步微型化。晶圆级工艺封装如图1-7（c）所示。WLP是一种先进的封装技术，因其具有尺寸小、电性能优良、散热好、成本低等优势，近年来发展迅速。在传统晶圆封装中，将成品晶圆切割成单个芯片，然后再进行封装。不同于传统封装工艺，晶圆级封装是在芯片还在晶圆上的时候就对芯片进行封装，保护层可以黏附在晶圆的顶部或底部，然后连接电路，再将晶圆切成单个芯片。

⑤堆叠CSP。堆叠（Package on Package，POP）CSP是将两个或两个以上芯片重叠黏结在一个基片上，再封装起来而构成的。在堆叠CSP中，如果芯片焊盘和CSP焊盘的连接是用键合引线来实现的，下层的芯片就要比上层芯片大一些，在装片时，就可以使下层芯片的焊盘露出来，以便进行引线键合。在堆叠CSP的封装中，可以将引线键合技术和倒装片键合技术组合起来使用，如上层采用倒装片芯片，下层采用引线键合芯片。

5.倒装芯片封装

倒装芯片（Flip Chip，FC）技术是在芯片的I/O焊盘上沉积焊锡球，然后将芯片翻转加热，熔融的焊锡球与陶瓷基板相结合。此技术替换常规金线接合，逐渐成为未来的封装主流。由于铜柱（Cu Pillar）技术的广泛应用，预计2020年倒装芯片市场将达到250亿美元，晶圆需求量将达到3200万片（等效12in晶圆）。该技术将受到“摩尔定律”技术推动，突破28nm节点；以及受到“超越摩尔”演进影响，应用于下一代DDR存储器和三维集成电路（3D IC）。倒装芯片市场主要由移动无线、消费电子和计算应用组成，还包括不断增长的LED和CMOS图像传感器。与COB相比，该封装形式的芯片结构和I/O端（锡球）方向朝下，由于I/O引出端分布于整个芯片表面，故在封装密度和处理速度上倒装芯片已达到顶峰，特别是它可以采用类似表面组装技术的手段来加工，因此是芯片封装技术及高密度组装的最终方向。倒装芯片封装如图1-7（e）和图1-10所示。

倒装芯片的组装方法主要有再流焊方式和胶粘方式。FC再流焊是通过再流加热实现FC的连接，通常有C4法和ESC法。C4法是通过再流焊加热完成可控塌陷芯片连接（Controlled Collapse Chip Connection，C4），即在芯片与基板或印制电路板之间实现C4过程。ESC法是环氧树脂密封焊接方法。

FC胶粘组装采用导电胶将芯片与基板或印制电路板黏结形成点连接，通常有CPC法和ACF法。CPC法是导电胶连接法，即用导电胶将芯片的凸点电极与基板或印制电路板上的镀金电极表面黏结，再进行填充固化。ACF法则采用各向异性导电胶，通过加压，在热压方向上产生导电性，使芯片的凸点电极与基板或印制电路板的镀金电极表面黏结，而其他方向呈现绝缘性，因而无须填充树脂固化。

6.板上芯片封装

板上芯片（Chip on Board，COB）封装，就是将裸芯片用导电或非导电胶黏结在互连基板上，然后用铝线或金线进行引线键合实现其电气连接，如图1-7（f）所示。由于芯片直接暴露在空气中，容易受污染或损坏，影响或破坏其芯片的功能，于是就对芯片和引线键合部分灌胶，这种封装形式称为软包封。由于COB使用的是裸芯片，节省了封装成本，但由于可靠性的原因，COB主要局限于低端的电子产品，如电子玩具、计算器、遥控器等，高端的电子产品还是使用封装的IC为主。现在被广泛应用的半导体照明LED封装也是采用COB技术，传统SMD封装的LED如图1-11（a）所示，COB封装的LED如图1-11（b）所示。

7.多芯片模组

（1）多芯片模组的定义

多芯片模组（Multi-Chip Module，MCM）是一种裸晶（Die）、芯片、集成电路的封装技术。这种封装技术能在一个封装内容纳两个或两个以上的裸晶，而在此之前，一个封装内多半只有一个裸晶。MCM是在混合集成电路技术基础上发展起来的一种微电子技术，其与混合集成电路产品并没有本质的区别，只不过MCM具有更高的性能、更多的功能和更小的体积，可以说MCM属于高级混合集成电路产品。MCM的外形如图1-12（a）所示，MCM的内部结构如图1-12（b）所示。

（2）多芯片模组的种类

MCM依据制造方式的不同而有不同的类型，差别主要在于高密度互连（High Density Interconnection，HDI）基板的形成方式。

MCM-L（Laminated MCM）是层压式MCM，基板部分使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不太高，成本较低。

MCM-C（Ceramic Substrate MCM）用厚膜技术形成多层布线，以陶瓷（氧化铝或玻璃陶瓷）作为基板的组件，与使用多层陶瓷基板的厚膜混合IC类似，两者无明显差别。布线密度高于MCM-L。

MCM-D（Deposited MCM）是堆积式MCM，用薄膜技术形成多层布线，以陶瓷（氧化铝或氮化铝）或Si、Al作为基板的组件。布线密度在三种中是最高的，但成本也高。

（3）多芯片模组的特点

MCM技术是实现电子整机小型化、多功能化、高性能和高可靠性的十分有效的技术途径。与其他集成技术相比较，MCM技术具有以下特点：

①延时短，传输速度提高。由于采用高密度互连技术，其互连线较短，信号传输延时明显缩短。与单芯片表面组装技术相比，其传输速度提高4～6倍，可以满足100MHz的要求。

②体积小，质量小。采用多层布线基板和芯片，因此其组装密度较高，产品体积小，质量小，组装效率可达30%，质量可减小80%～90%。

③可靠性高。统计表明，电子产品的失效大约90%是由于封装和电路互连所引起的，MCM集有源器件和无源元件于一体，减少了组装层次，从而有效地提高了可靠性。

④高性能和多功能化。MCM可以将数字电路、模拟电路、微波电路、功率电路和光电器件等合理有效地集成在一起，形成半导体技术所无法实现的多功能部件或系统，从而实现产品的高性能和多功能化。

（4）军事微电子领域的优势地位

减小产品尺寸和质量，同时提高电性能和可靠性，这是MCM技术的价值，也是MCM技术得以产生和发展的驱动力。在要求高性能、小型化和价格是次要因素的应用领域，尤其在军事、航空航天领域，MCM技术具有十分稳固的优势地位。

8.底部端子器件

底部端子器件（Bottom Termination Component，BTC）是可以表面贴装的电子器件，其外部连接由构成器件整体一部分的金属端子组成，其焊接端为平面且布局在封装的底面，如图1-13所示。

（1）BTC的分类

QFN、DFN、SON、LGA、MLP、MLFP等封装形式的器件都是BTC。

QFN（Quad Flat No-lead Package，方形扁平无引线封装）的焊接端为平面并布局在封装底面四边。封装的底部有大的散热焊盘。

DFN（Dual Flat No-lead，双列扁平无引线封装）的焊接端为平面并且布局在封装的两边。

SON（Small Outline No-lead，小外形无引线封装）的焊接端为平面并布局在封装的底部。

LGA（Land Grid Array，盘栅阵列封装）的焊接端为平面并以阵列形式布局在封装的底部。LGA通常大于5mm×5mm，并且基本都安装在多层基材上。很多基于基材的LGA元器件包含多芯片和许多无源元件。

MLP（Micro Lead Frame Package，微引线框架封装）的焊接端为平面并布局在封装底面四边。

MLFP（Micro Lead Frame Plastic Package，微引线框架塑料封装）的焊接端为平面并布局在封装底面四边，可以理解为小尺寸的QFN。

（2）BTC的特点

BTC底部没有焊球，与PCB的电气和机械连接是通过PCB焊盘上印刷焊膏，经过再流焊形成焊点来实现的。

①BTC的优点。

● 封装尺寸小。

BTC基本的优点之一是小的外形尺寸。这对于新一代的便携式、无线和掌上型电子产品来说是一个关键的要求，这类产品质量和尺寸都要求最小化。BTC的外形尺寸可以小到只有4个端子的2.0mm×2.0mm，大到有108个端子的12.0mm×12.0mm。封装厚度（也称封装高度）可在0.4～1.5mm变化，其中0.8～1.0mm的封装厚度应用较为普遍。图1-14为几种器件封装厚度的比较。MLF封装比传统的SMT封装厚度更薄。

由于是细间距接触脚模式，BTC的封装尺寸几乎能做到和芯片尺寸相同。BTC的两个接触脚之间的间距一般小于或等于1.0mm，其中0.4mm、0.5mm和0.65mm的应用最为普遍，而且在尺寸上有更小型化的趋势。表1-4中列出了市场典型QFN和DFN的封装尺寸。

● 能耗低、散热性能好。

因为没有伸出引线，BTC具有非常低的寄生电阻和电容，所以具有很小的寄生损耗。同时，由于BTC有很大的散热焊盘直接与PCB接触，所以从封装到PCB之间的热转移效果非常优越，具有出色的散热性能，用于释放封装内的热量。PCB中的散热过孔也有助于将多余的功耗扩散到铜接地层中，从而吸收多余的热量。

但是，当印刷基板与封装之间产生应力时，在电极接触处就不能得到缓解。因此电极触点难以做到像QFP的引脚那样多，一般为14～100。

● 成本低。

BTC被广泛使用的基本驱动力是其成本优势。每个端子的封装成本最低可低至半分钱。一般而言，如果一个端子封装的成本低于每脚一分钱，它可被认为是成本非常低的封装。所以，BTC成为一种理想的封装，特别适合应用在大批量生产的产品上，如手机或其他移动产品。

②BTC的缺点。

由于BTC没有传统的引线和焊球，器件的端子直接焊在PCB上，低封装高度会造成在焊点周围的助焊剂残留去除比较困难。如果这些助焊剂是有活性的，潜在的腐蚀性会增大。

组装要求PCB和BTC封装本体扁平，以达到良好的互连，否则会加大焊点开路的可能性。鸥翼形引线封装（如QFP）器件有非常柔韧的引线，因此比同尺寸的BTC有更久的焊点可靠性寿命。也就是说，由于BTC封装高度非常低，没有引线来吸收由于封装材料和基材间热膨胀系数不一致而产生的应力和应变，在更严酷环境下会影响焊点的可靠性，表现为相对短的焊点寿命。

许多BTC封装都有一个铜材质的引线框架，同时通过外露于封装表面底部的芯片连接盘来加强散热。该芯片连接盘直接焊接到板上，可以提供一个有效的散热通道。这种散热加强方式，通过引线键合或导电型芯片附着材料进行电气连接，也使得有稳定的接地接触面。但是这种散热焊盘有可能产生大的空洞，如果控制不好焊膏量，还会导致整个封装器件漂浮。

（3）BTC的应用

由于BTC具有良好的电性能和热性能，体积小、质量小，因此已成为许多新应用的理想选择。BTC非常适合用在手机、数码产品、PDA、视频、智能卡、穿戴产品和其他便携式小型电子设备等高密度产品中。

9.其他封装

若侧重于功能，其他封装有系统级封装（System in a Package，SIP）、多芯片封装（Multi Chip Package，MCP）、芯片尺寸模块封装（Chip Size Module Package，CSMP）等。

SIP指将不同种类的元器件，通过不同种技术，混载于同一封装体内，由此构成集成封装形式。SIP可以搭载不同类型的芯片，芯片之间可进行信号的存取和交换。SIP强调在一个封装中含有一个系统，该系统可以是一个全系统或一个子系统。SIP封装类型有2D SIP、3D SIP、堆叠SIP。

MCP即将多个芯片封装在一处。MCP中叠层的多个芯片一般为同一种类型，以芯片之间不能进行信号存取和交换的存储器为主，从整体来讲为多芯片存储器。

CSMP强调无源元件与有源器件的堆叠，以获得模拟和数字功能的最优化。

若侧重于技术，其他封装有堆叠封装（Package on Package，POP），如图1-15所示。堆叠封装强调一个封装在另一个封装上的堆叠，这种封装的功能越来越强大，目前堆叠封装里面有闪存、RAM、处理器芯片、SOC、RF传感器等多种芯片。POP的出现使得传统的一级封装和二级封装之间的装配等级越来越模糊，出现了半导体装配与传统电路板装配间的集成。

总之，电子元器件的小型化还意味着更小的部件间距。细窄间距技术（Fine Pitch Technology，FPT）是指引脚间距在0.635～0.3mm，长度×宽度小于1.6mm×0.8mm的SMC组装在PCB上的技术。目前，0.635mm和0.5mm引脚间距的QFP已成为工业和军用装备中的通用器件。BGA和CSP的应用已经比较广泛，BGA的I/O数越来越多，有的已经到了2500个以上。所有这些变化都会对制造过程的每一个环节带来影响，并使其日益精细化。随着对环境保护和生活健康的关注，无铅焊接技术已经逐渐替代传统的Sn-Pb合金焊接，RoHS 2.0又增加了4种成分的限制。这些要求使得印制电路板设计、元器件选择、焊接工艺流程都面临全面挑战。