6.2.1 Verilog HDL的基本结构