9.3.1 伪码模块的Verilog HDL设计