6.10.3 脉冲成形及解调模块的Verilog HDL设计