8.4 秒表计数模块的Verilog HDL设计