1.4 基于gm/ID的设计方法

经过长达半个世纪的发展，时至今日，CMOS工艺已经成为模拟集成电路设计的基本平台。相比于双极型晶体管，CMOS晶体管不仅在开关电容和电荷模拟信号处理方面具有绝对优势，而且还得益于数字消费市场的推动，CMOS工艺已经从深亚微米推进至纳米级。因此集成电路芯片的频率、功耗等性能都得到了极大的提升。但是在许多工程中，设计者却难以利用这些优势。其主要原因在于，CMOS模拟集成电路需要非常复杂而精确的工艺库模型，工程师很难通过仿真精确地预测所有设计结果。而且在纳米级工艺中，随着晶体管逼近物理尺寸的极限，工艺库模型的复杂度急剧增加，芯片仿真与测试结果之间的鸿沟进一步扩大。为了在流片窗口前完成设计，工程师们被迫手动计算复杂的模型参数，并进行反复的迭代仿真，极大地降低了设计效率。

本节主要介绍基于gm/ID的模拟集成电路设计方法。该方法的优势在于不需要复杂的公式计算，我们就可以有效地提高对CMOS小信号模型行为的预测性。在后续的介绍中，我们会对gm/ID有一个更为详细的定义，但在讨论初期我们可以将其作为一个MOS晶体管直流偏置条件的变量。

1.4.1 模拟集成电路的层次化设计

模拟集成电路设计的抽象化层次如图1.17所示。在最高的系统级层次中，工程师们可以采用线性信号与系统理论进行分析，比如滤波器、增益模块以及运放电路等线性模块都可以采用这种方法。这些线性分析方法都具有坚实的数学理论基础，所以我们可以清晰地理解各个模块的工作原理。但在低层次的电路和晶体管级，情况则完全不同，我们可以很容易地利用运放模块搭建一个增益级，但如何设计晶体管的宽长比，定义偏置电流，进而建立一个合适的运放电路则要困难得多。这里主要有两个原因。首先，晶体管的行为是非线性的，这意味着我们无法应用经典的信号与系统分析来分析这类非线性系统。其次，CMOS工艺技术的飞速进步也使得设计理论不断更新。因此，我们无法掌握一套完整而又紧凑的晶体管方程，既能方便地进行手动计算，又能精确地匹配电路模型仿真。

1.4.2 gm/ID设计方法所处的地位

设想，如果我们能将晶体管也等效为与系统相类似的器件，也就是进行线性化等效，那么我们就可以极大地简化设计过程。因此，我们通常将每一个晶体管近似为一些理想器件，来构成所谓的小信号模型，如图1.18所示（本书所有涉及晶体管的图形符号都是基于Candence IC 617的标准）。

显而易见，采用小信号模型的缺点在于这种等效会引入一定程度的误差，这在近似过程中是不可避免的。但是这种近似的优势也非常明显，通过线性化近似，我们可以很容易地定义增益、带宽、频率响应、极点和零点的概念。图1.19很好地解释了基于gm/ID的设计方法是如何融入我们的设计过程。在最顶层是属于信号与系统的分析领域，最底层是独立的晶体管，我们需要这些晶体管依照预设的参数指标完成电路设计。而位于两者中间，作为抽象系统与物理器件桥梁的就是gm/ID的设计方法。在接下来的讨论中，我们会进行详细分析。

1.4.3 gm/ID设计方法的优势

在模拟集成电路设计中，我们通常都会使用传统的基于过驱动电压（Vov）的设计方法。基于Vov和基于gm/ID的设计方法都可以量化地确定晶体管的直流偏置点。但两者却有很大的不同。首先，当我们选择基于Vov的设计方法时，我们实际上默认选择接受晶体管长沟道模型的有效性。但在先进纳米级CMOS工艺的晶体管中，许多基于长沟道模型的偏微分推导公式不再适用。因此，基于Vov的设计方法也就无法保证电路功能和性能与推导的结果相同。为了弥补长沟道模型的不足，设计者试图用短通道效应和各种基于不同物理参数的曲线进行拟合来完善。但最终的结果是导致基于Vov设计方法的复杂化，而且与真实物理模型的匹配度也不尽如人意。而与之相反，基于gm/ID的设计方法并不依赖于长沟道模型的有效性，而仅依赖于仿真的有效性。该方法实际上是一种基于查找表的分析方法，其基本原理是，由于控制MOSFET的方程过于复杂，所以我们在设计时不再使用这些方程，而是利用查找表或者图表的方式进行设计。同时，因为这些查找表和图表都是利用SPICE器件仿真得到的，所以它们的准确度要远高于长沟道模型。

图1.20总结了基于Vov和基于gm/ID的设计方法的差异。在两种设计方法中，我们都需要工艺参数的物理信息。毕竟，这些参数决定着晶体管的性能。在长沟道模型中，所需的工艺参数仅限于最基本的几个要素，如迁移率（μ）、栅氧化层厚度（tox）等。这些参数也是我们进行手动计算所必需的。由于长沟道模型的不精确性，初始设计往往与预期目标相距甚远，工程师们需要在手动计算与仿真过程中反复迭代，直到消除模型参数和仿真参数之间的鸿沟，才能得到相对满意的设计结构。同时，基于gm/ID的设计方法利用完整的SPICE模型，从而保证最初的设计参数只需要微小的调整，就可以达到最终的设计目标。

1.4.4 基于Vov的设计方法

在模拟集成电路设计中，我们可以将Vov作为一个设计变量。首先要牢记的是，我们需要将Vov与小信号等效模型联系起来，方能进行合理的设计。在小信号等效模型中，我们首先考虑跨导gm，gm通常定义为漏源电压对过驱动电压Vov的斜率：

通过对式（1-26）的代数运算，我们可以得出一个包含我们所感兴趣的偏置变量的等式：

提出式（1-27）的目的有两个，首先是建立gm/ID和Vov的关系。在后续的讨论中，我们会发现该式并不完整，这是因为实际中这些变量之间的关系要更为复杂。但从目前的角度看，这两个变量在一定程度上可以认为是相等的。第二个目的是为了定义跨导有效性，这也是gm/ID的另一种表示方法。为了更好地说明其含义，我们通常使用mS/mA作为跨导有效性的单位，而不是简单地使用1/V作为单位。这种单位的表示方式可以直观地表明当我们消耗电流时（电流用mA作为单位）所获得的跨导值（跨导用mS作为单位）。

再回到跨导本身的定义中，跨导可以表示为

从式（1-28）可以看出gm正比于ID。如果要获得更大的跨导，那么我们就要消耗更多的电流。但对于过驱动电压Vov则要复杂得多，Vov分别出现在两个等式的分子和分母中。对于这两种情况，我们进行定量分析。首先对于第一种情况，假设Vov恒定，保持为任意一个常数，那么对于一个简单放大器，跨导gm直接决定了增益值。我们很容易看出，只需要增加电流ID，就可以相应地增加gm，那么增益也自然增大。

在第二种情况中，如果Vov恒定，且仍为任意一个非零常数，我们也可以得到第一种情况的结论。但我们进一步考虑，如果在极端情况下，我们将Vov设置为接近零的数值，而保持ID，那么对于gm=2ID/Vov，在消耗有限电流的情况下，似乎可以得到几乎无限的跨导效率。但在实际中，这个结论存在明显的错误。这是因为在考虑该式的过程中，忽略了Vov对电路工作速度的影响。我们知道晶体管的特征频率fT可以表示为

式中，Cgs为晶体管的栅源电容值。在饱和区有，再将式（1-28）的gm代入式（1-29），可以得到

通过式（1-30）中我们就可以理解为什么把Vov设置为接近于零值是错误的——因为速度的限制。gm和fT的折中关系如图1.21所示。

对于一个晶体管而言，图1.21表明跨导（增益）和特征频率（带宽）与Vov都有着紧密的联系。换句话说，既然两者都与Vov有关，那么我们就可以对两者进行优化和折中设计选择。举例来说，如果我们需要一个低频设计，那么可以选择较小的Vov，这样可以保持一个较高的跨导效率（也意味着低功耗设计）；另一方面，如果是高频设计，那么我们则需要一个较大的Vov（意味着高功耗），相应的跨导效率值就比较低。这也就是我们讨论问题的核心。Vov之所以有用，正是因为它能使我们在模拟设计中最重要的两个参量之间进行权衡。也就是说，对于一个确定的电流ID，我们可以决定利用Vov来确定将电流消耗花费在gm（以获得更大的增益）上还是fT（以获得更大的带宽）上。

以图1.22中的简单放大器电路举例。设所需的带宽为500MHz，增益为10。设计流程可以遵循图1.23中的方式。

1）为了获得所需增益，可以得到

Av=gmRL⇒gm=10mA/V

2）由于输入主极点决定放大器带宽，所以有

3）所以可以得到特征频率为

从图1.23的②可以看出，为了满足特征频率，需要有Vov≥0.62V；根据③又可以得到gm/ID≤32mS/mA。所以最终得到：312.5μA。于是我们便得到了Vov的最优值。虽然更大的Vov可以产生更高的工作频率，但也会浪费多余的功耗。而更小的Vov则会导致晶体管的工作频率无法满足设计要求。

需要注意的是，在上述讨论中我们并没有涉及沟道电阻ro，从一定意义上说这时的小信号等效模型是不够完整的。这也使得基于Vov的设计方法具有一定的局限性。总而言之，采用基于Vov的设计方法比盲目调整宽长比的方法具有更优的有效性。这时因为Vov将gm、Cgs以及漏源电流ID串联起来进行设计考虑，明确了设计方向。但我们也要意识到，这些设计有效性的前提条件都是基于长沟道模型进行考虑的。而实际上，长沟道模型的不准确性限制了该方法的设计有效性。

我们之前讨论过，即使加入一些修正项，长沟道模型的不准确性也会降低基于Vov设计方法的准确度。这里包含有多方面的原因。首先，我们将实际跨导有效性的SPICE仿真结果与长沟道模型预测结果相比较，如图1.24所示。当Vov较大时，长沟道模型的预测值已经与仿真结果有了大约25%的偏移。当Vov较小，以及Vov≤0时，情况则要严重得多，长沟道模型仍然预测晶体管具有无限的跨导有效性，这显然是错误的。而在图1.25中，长沟道模型对特征频率fT的预测结果也存在较大误差。因此，我们便无法建立起跨导有效性和特征频率之间的相互作用关系。

我们还应该注意到，在图1.24和图1.25中包含了Vov≤0的区域，也就是我们所说的亚阈值区。在长沟道模型中，我们认为MOSFET应该偏置在等于或者大于阈值电压的区域，否则MOSFET则处于截止状态。但在图1.24中，仿真数据显示即使进入亚阈值区，gm/ID的值仍继续增加。事实上，在低功耗设计中，将晶体管偏置在亚阈值区和弱反型区是十分有效的设计方法。但我们从图1.25中也可以看出，当晶体管偏置在亚阈值区和弱反型区时，晶体管的工作速度非常慢。这也意味着亚阈值区和弱反型区晶体管只能用于一些低频设计。随着CMOS工艺进入纳米级阶段，对于许多功耗受限的设计，工作在亚阈值区和弱反型区的晶体管是必不可少的。如果模型中没有包括这两类区域的参数信息，我们则认为这类晶体管模型并不完整。

因此，虽然Vov在理论上是一个十分有效的设计变量，但在实际应用中却存在不足。其本质原因在于，基于Vov的设计方法所依赖的长沟道理论并不是十分精确。于是我们需要一个新的设计变量，该变量既具有Vov的内涵，又能保证手动计算与仿真结果的一致性。

1.4.5 gm/ID设计方法详述

在之前的讨论中，我们知道Vov和gm/ID类似，都是与偏置有关的变量。那么我们就可以忽略Vov，直接描述fT和gm/ID的关系，如图1.26所示。这样我们就不必再以Vov作为设计变量，而只需要将gm/ID作为唯一的设计变量进行使用。从图1.26中我们可以看出，跨导有效性的增加是以损失fT为代价的。在图1.26中，亚阈值区位于图中的右侧。我们并不需要知道亚阈值区从何处开始，因为我们需要的只是选取合适的fT和gm/ID值进行设计。事实上，在图1.26中，当我们使用基于gm/ID的设计方法时，除了线性区，晶体管其他的工作区域都可以清晰地被描述出来。

图1.27是一个完整0.18μm工艺的fT和gm/ID的关系图，其中包含了沟道长度调制效应以及栅长L的影响。我们可以看出，L越大，晶体管的速度越慢。这意味着，如果没有其他因素的限制，为了提高晶体管的工作频率，我们必须选择最小的晶体管栅长进行设计。但事实上，沟道电阻ro是我们必须考虑的另一个因素。

沟道电阻ro在晶体管中的位置如图1.28所示。我们知道，ro是与RL并联的负载。通常情况下，由于ro>>RL，所以ro可以忽略。我们也可以采用大阻值的RL（或者使用电流源来代替实际的电阻）以获得较大的增益。我们假设采用电流源负载的情况，这时我们认为RL→∞。

当ro作为主要负载时，放大器的整体增益就称为晶体管的本征增益。本征增益表示为跨导gm与ro的乘积（Av,intrinsic=gmro），也就是我们可以得到的最大电压增益。

实际上，相比于ro，本征增益更容易用于设计分析。从数学角度看，两者是准近似的。因此我们可以用本征增益来构建一个新的图表，如图1.29所示。图1.29与图1.27类似，只是我们将本征增益设置为了一个独立的变量。将图1.27和图1.29结合起来，就可以成为我们手中一个有效的设计工具，不仅有利于我们进行电路的晶体管实现，还有利于我们理解工艺中晶体管的参数性能。

我们举例来说明利用图1.27和图1.29进行设计的方法。假设我们需要一个放大电路的增益为50倍。从图1.29中可以看出，如果选择L=0.18μm，那么我们完全没有可能实现50倍的增益。但是如果选择L=0.28μm，那么我们就有了相对大的设计裕度来保证电路实现。再假设，如果要实现100倍增益的放大电路时，我们从图1.29中会发现采用单一的晶体管是无法实现的，那么我们就应该采用多级级联或者共源共栅的结构来解决增益不足的问题。采用这种方法的内涵在于，我们可以很快地得到设计指导，而不会在单一晶体管的仿真中浪费大量时间来证明其不可行性。

总而言之，图1.27和图1.29给出了基于gm/ID作为设计变量的晶体管行为的完整图解。我们知道特征频率fT、本征增益gmro都会受到gm/ID和L的影响。基于这两幅图，我们就可以在所需的设计中选择最优的gm/ID和L值。同时，因为这两幅图都是基于仿真结果绘制的，所以可以保证设计的精确性。

在实际设计中，W也是一个非常重要的参数，为了得到最优的W值，我们还需要绘制一幅偏置网络与gm/ID的关系图，如图1.30所示。因此，在根据图1.27和图1.29确定L和gm/ID值的基础上，我们就可以在图1.30中根据得到的gm/ID值来确定W值。

在了解了基于gm/ID设计方法的流程后，我们再进行更深层次的讨论。一个简单晶体管电路的设计步骤如图1.31所示。假设电路图1.31a中的gm和Cgs已知，因为终端电压和偏置电流保持不变，因此图1.31b中的每一个晶体管也具有相同的gm和Cgs值。但是因为图1.31b中两个晶体管是并联进行工作的，那么整体的ID、gm和Cgs值是图1.31a中的2倍。我们也要注意其中的一个关键点，既然ID、gm和Cgs值都呈同比例增加，那么图1.31b中整体电路的gm/ID和gm/Cgs值仍然与图1.31a中单一晶体管的值相同。实际上，无论我们并联多少个晶体管，都会得到与图1.31a晶体管相同的gm/ID和fT值。接下来，我们将电路推进到图1.31c中，将两个并联晶体管合并为一个宽度为图1.31a 2倍的晶体管，最终完成晶体管电路的等比例放大。从这个过程中，我们可以知道ID、gm和Cgs值随着W呈线性缩放。如果W增加30%，那么意味着ID、gm和Cgs值也增加30%，始终保持gm/ID和gm/Cgs值不变。

同样地，本征增益的变化趋势也与gm/ID和gm/Cgs相同。图1.31b电路的跨导值是图1.31a中的2倍，但是两个沟道电阻并联ro，整体输出电阻下降一半，本征增益仍然维持不变。所以，与fT相同，如果我们将本征增益作为gm/ID的函数，那么本征增益将独立于W。正是这种与W的独立性，使得在设计上本征增益比ro具有更大的灵活性。

以上分析为我们设计复杂晶体管提供了一个思路。那就是在进行基于gm/ID的设计时，我们可以特征化单一晶体管的W。之后我们扫描栅电压，从而得到ID、gm、Cgs和ro的值。再根据它们之间的线性变化关系，我们就可以进行线性缩放，以得到不同比例的W值。也就是说，只要每个参数都与W呈线性、等比例变化，那么基于gm/ID的设计方法就始终是适用的。当然，我们知道这种等比例缩放也并不完美。两个同样宽度W的晶体管并联，并不完全等价于一个宽度为2W的晶体管。但两者误差一般在10%～20%。因为我们最终还是要依靠仿真进行细微调整，所以相比于长沟通模型的设计方法，这种方法已经非常接近于最终的设计结果。

1.4.6 基于gm/ID的设计实例

假设基于0.18μm工艺的差分放大电路设计指标为：增益Av=10；带宽为200MHz；负载为1pF；源阻抗为300Ω；要求功耗尽可能低。电路图如图1.32所示。

在明确设计目标后，我们首先需要建立基于gm/ID设计方法的参数图。在Hspice中，我们可以通过对不同长度的晶体管进行扫描，从而得到与图1.27、图1.29和图1.30类似的参数图。获得相关参数的Hspice控制语句如下所示：

首先，根据图1.29，为了使增益大于10，我们不能采用最小L的晶体管。如果我们选择L=0.22μm，就能保证本征增益在50左右（前提是gm/ID是一个比较折中的值）。之后我们可以计算负载电阻R值。负载电阻会与负载电容构成输出主极点，因为极点频率为200MHz。所以有

得到R后，再根据增益值10，我们可以计算得到跨导值为

不过我们需要注意的是，200MHz的主极点并不是这个电路中的唯一极点。输入电阻也会与Cgs形成第二个极点。为了使该极点不会影响电路的频率特性，我们需要将其推向高频，比如至少要大于十倍的主极点，这样我们的电路才能近似保持单极点的特性。根据这个推断我们就可以得到Cgs的值为

得到gm和Cgs之后，我们就可以计算fT：

既然知道了L和fT，我们就可以确定gm/ID，从fT的图中我们就可以读出

gm/ID=16.5mS/mA

再推出漏源电流ID：

因为需要对两个晶体管进行供电，所以我们的电流源需要传输两倍电流。最后，我们还需要确定W的值，以保证跨导效率达到16.5。根据偏置网络图与gm/ID的关系，跨导效率16.5mS/mA和L=0.22μm，得到电流密度为6.5μA/μm。于是得到W为

最终我们可以得到设计的电路如图1.33所示。

总结一下，基于gm/ID的设计方法是连接小信号参数（gm、fT）和晶体管物理参数（W、L、Vgs）的有效工具，它能够很好地进行gm和fT的折中设计，精确地预测仿真结果。此外，该方法还可以使设计者了解工艺参数目标所带来的设计约束，使工程师可以在设计早期调整电路方案。最后，仿真得到的晶体管图表数据可以作为工程师优化电路的依据，其中既有公式作为理论依据，又可以在设计中得到更为精确的仿真结果。