2.8.2 工艺技术
设计电路工艺技术概要如表2-8所示。为实现HV N-Well CMOS技术，引入DDD基本工艺，对N-Well CMOS（A）制造工艺做如下改变。
（1）消去与电阻/二极管组成的输入端栅保护有关的工艺及其结构。
（2）P-型硅衬底中进行31P+注入，生成N-Well同时，引入并形成N-Well电阻。
（3）P场区注入后，引入N-Well场区31P+注入，生成轻掺杂NF区，并增加场区氧化层厚度，形成高阈值N场区。
（4）源漏P+、N+区注入前，依次引入11B+、31P+注入并推进，分别生成轻掺杂DP-区和DN-区，形成P+/DP-区和N+/DN-区为源漏。
（5）引入满足HV要求的栅氧化层厚度。
（6）引入Poly中75As+注入并退火，生成轻掺杂N-Poly区，形成Poly电阻。
上述消去与引入的基本工艺，使N-Well CMOS（A）芯片结构和制程都发生了明显的变化。工艺完成后，可制得HV NMOS
、HV PMOS
、N-Well电阻
及Poly电阻
，并用HV N-Well CMOS来表示。
根据HV N-Well CMOS电路电气性能/合格率与制造中各种参数的密切关系，确定用于芯片制造的基本参数，如表2-8所示。芯片制造工艺是由各工步所组成的工序来实现的，需要制定出各工序具体的工艺条件，以保证下列要求的各种参数都达到规范值。
（1）工艺参数：各种杂质浓度及其分布，XjNW、XjDN-、XjDP-、XjN+、XjP+等结深，TF-Ox、TG-Ox、TPoly-Ox等氧化层。
（2）电学参数：UTN、UTP等阈值电压，RSNW、RSDN-、RSDP-、RSN+、RSP+等薄层电阻，BUDSN、BUDSP等源漏击穿电压。
（3）硅衬底材料电阻率（ρ）等。
为了保证各种参数都达到规范值，在工艺线上设立了工艺检测环节。通过对某些特定项目进行定期或不定期的检测，以获得必要的关于材料质量和工艺参数及电学参数的数据。工艺过程检测的目的是通过检测数据的及时反馈，使整条工艺线的控制达到最佳化，以便得到高合格率和高性能芯片。同时它也为寻找器件生产中发生问题的原因提供了重要的依据。
在制作掩模时，必须考虑各次光刻所用掩模的名称、图形黑白、正胶、有无划片槽及对准层次等。从制程剖面结构图（图2-16）中可以看出，需要进行14次光刻。
图2-16 HV N-Well CMOS制程剖面结构示意图（参阅附录B-[2，3，6，13，17]）
图2-16 HV N-Well CMOS制程剖面结构示意图（参阅附录B-[2，3，6，13，17]）（续）
图2-16 HV N-Well CMOS制程剖面结构示意图（参阅附录B-[2，3，6，13，17]）（续）