1.7.3 LV/HV兼容BCD

源区做异型（P型或N型）双扩散，产生N+/DP-区或P+/DN-区，就形成了横向双扩散HV LDMOS器件结构，如图1-19（a）和（b）所示。该结构是在同一窗口相继进行硼磷两次扩散或注入，以形成源区和沟道区。由两次杂质扩散横向结深之差确定沟道长度。LDMOS的阈值电压取决于沟道掺杂浓度和衬底浓度，因此只要控制沟道区掺杂浓度的峰值就能得到合适的阈值电压。在沟道和漏极之间形成漏漂移区及其中的场氧化层（F-Ox），该漂移区适合HV要求的一个长度较长的 N-Well或 P-Well，上面为沟道硅栅延伸的一部分，以制得 HV LDNMOS或HV LDPMOS器件。为了防止厚氧化层上面金属互连所产生的寄生沟道，在高压LDMOS器件周围加了N+或P+隔离环。注意：在制程剖面结构图中，为了简化起见，通常略去N+或P+隔离环。

DMOS器件可分为两种：横向DMOS[LDMOS，如图1-19（a）和（b）所示]和纵向DMOS（VDMOS）。漏极从表面引出的VDMOS器件和漏极从背面引出的VDMOS器件结构分别如图1-19（c）和（d）所示。该结构的电流容量取决于VDMOS器件表面的元胞数。

图1-19 LDMOS和VDNMOS剖面结构（参阅附录B-[19]）

HV VDMOS器件的耐压和导通阻抗取决于外延层厚度和浓度的折中选择。一般是在满足耐压条件下，使导通阻抗最小，这就是外延层厚度和浓度的最佳选择。为满足功率器件高耐压的要求，需要增加外延层厚度，使漏极从表面引出的 PN结隔离结构的耐压受到深磷漏极扩散的限制。因而它只能用于较低耐压的场合，而漏极从背面引出的VDMOS结构就没有这种限制，可以应用于较高耐压的场合。

基于弱化表面电场技术建立的LDMOS器件结构，既可提高耐压，又可降低导通阻抗和外延层厚度，使其接近于 VDMOS器件结构。这样漏极就从表面引出，使之获得了广泛的使用。

弱化表面电场技术就是通过对N型外延层电荷总密度的限制，使其N漂移区的杂质总密度低于某个临界值，则当表面电场达到击穿临界值之前，N漂移区就已全部耗尽，由整个 N漂移区承担全部横向电压，从而削弱了表面电场，击穿从表面转移到体内，进而提高了耐压。弱化表面结构使制作高压器件所需要的外延层厚度减薄，从而实现LV/HV工艺兼容。

图1-20中使用P型硅上N型外延层作为衬底，并采用BLP+埋层和IP+隔离的LDNMOS结构，而在横向双扩散 LDMOS器件中不使用外延层，它主要依靠一个漂移区来提高耐压。这个漂移区的杂质浓度比沟道区的杂质浓度低，因而空间电荷主要向漂移区扩展。因此，LDMOS器件用于高压小电流的高压电路，耐压能达到200～500V或更高。当应用于BCD[B]中时，就要采用P型硅上N型外延层作为衬底，而且要做IP+隔离。

图1-20 使用弱化表面电场设计的LDMOS剖面结构

把具有高的电压或大的电流的双扩散HV DMOS器件引入LV BiCMOS集成电路中，使之整合于一体，通常称之为LV/HV兼容BCD技术。因此，其制造工艺复杂，兼容了双极型、CMOS、DMOS的工艺技术。这是一种以LV BiCMOS工艺制程及其所制得的元器件为基础，引入HV DMOS器件工艺，实现的LV/HV兼容BCD技术。

LV/HV兼容BCD工艺有许多种，但归纳起来可以分成两类：一类是以LV BiCMOS[C]工艺为基础，引入源区做异型双扩散，在沟道和漏极之间形成满足 HV要求的漏漂移区及其中场氧化层（F-Ox）工艺，以制得HV DMOS的兼容技术，并以LV/HV BCD[C]来表示；另一类是以 LV BiCMOS[B]工艺为基础，引入源区做异型双扩散，在沟道和漏极之间形成满足HV要求的漏漂移区及其中场氧化层（F-Ox）工艺，以制得HV DMOS的兼容技术，并以LV/HV BCD[B]来表示。

下面将介绍MOS集成电路制程中的工艺设计，该设计十分重要。集成电路制造只有具备正确的工艺设计，才能得到高成品率、高性能及高可靠性的电路。