2.1　硬件木马攻击模型与硬件木马分类

IC供应链的全球化大大降低了集成电路的设计成本，缩短了集成电路的上市时间（time-to-market, TTM）。多年来，集成电路行业经历了多次兼并重组，对IC供应链做出了重大调整，以适应全球化趋势。然而，由于IC供应链的全球化，企业和政府对这一行业的控制被分散。因此，追踪第三方IP核的来源和监控代工厂的制造过程日益困难，使芯片可能产生特殊的安全隐患。IC供应链中的漏洞可能导致芯片被插入木马电路，从而威胁整个硬件行业的安全。现代IC供应链如图2.1所示。

2.1.1　易受攻击的IC供应链

随着集成电路的制造工艺发展至深亚微米级和纳米级，集成电路设计和制造的复杂性急剧增加。专用集成电路（application-specific integrated circuit, ASIC）或片上系统（SoC）组件通常需经过复杂的工艺过程。该过程首先将规范转换为行为描述，通常使用硬件设计语言（hardware design language, HDL），如Verilog或VHDL。接下来，执行合成，根据网表（逻辑门）将行为描述转换成设计实现。在完成设计实现后，数字GDSII文件被交给代工厂进行IC制造。一旦代工厂生产出实际的IC，将通过测试过程确保其正确。那些通过测试的IC通过组装、重新测试后发送至市场，最终被部署到电子系统中。

先进的半导体制造技术在IC开发过程的每一个阶段都需要投入大量的资金。例如，2015年拥有一家代工厂的成本约为50亿美元[2]。因此，大多数半导体公司无力维持从设计到包装的全部IC供应链。为了降低研发成本、缩短开发周期，半导体公司通常将部分工作外包给第三方代工厂，购买第三方IP核，使用第三方供应商的EDA（electronic design automation，电子设计自动化）工具。显然，第三方可能不可信或具有潜在恶意，第三方的加入增加了系统的安全风险。有研究表明，IC供应链容易受各种攻击，如硬件木马、逆向工程、IP盗版、IC篡改、IC克隆、IC生产过剩等。其中，硬件木马可以说是最大的威胁，引起了广泛关注。

2.1.2　攻击模型类别

开发和使用精确的攻击模型在安全领域的研究工作中起着关键作用。对攻击模型的研究在硬件木马的研究工作中至关重要。通过分析攻击模型，可以确定具体研究工作所覆盖的内容以及需要解决的问题。研究者不希望开发不具有实用性的不切实际的硬件木马或对策。因此，在开发新的硬件木马或对策之前，研究者应先考虑所需的攻击模型。对于攻击模型的研究可以作为硬件木马研究的起点。深入研究攻击模型对经验比较丰富的研究人员也有帮助。本节将全面介绍攻击模型。通过这些攻击模型可对当前硬件木马进行分类，确定硬件木马的研究趋势，思考新的研究方向。

硬件木马可以在设计或制造的任何阶段被不同的攻击者插入，导致攻击模型有多种不同的情况。通常，SoC芯片的设计和制造过程主要分为三个阶段：IP核开发、SoC开发和制造。因此，第三方IP供应商、SoC开发商和代工厂都有机会插入硬件木马。在Rostami等人[3]的论文中仅给出了两种硬件木马的攻击情况，没有包括所有情况。笔者分析了全部可能产生硬件木马的攻击情况。表2.1列出了硬件木马的七种攻击模型。

1. 模型A：来源于不可信的第三方IP供应商的攻击模型

随着集成电路制造工艺发展至深亚微米级，更多最初集成在电路板级的功能（包括数字、模拟、混合信号和射频）现在被置于单芯片衬底（片上系统，SoC）上。SoC开发者几乎不可能自主开发所有必需的IP，他们需要购买一些第三方IP（3PIP）核。这些IP核可能会包含硬件木马。随着SoC芯片的广泛应用，这种攻击模型已非常普遍。

2. 模式B：来源于不可信的代工厂（包括晶圆厂和无晶圆厂设计公司）的攻击模型

无晶圆厂设计公司将制造外包给拥有先进工艺技术的海外第三方代工厂。代工厂的攻击者可以通过操纵光刻掩膜将木马植入到设计中。这些木马以添加、删除或修改门的形式出现。由于代工厂可以访问设计的各层，因此它既可以插入非目标木马以引发随机故障，也可以在逆向工程后插入目标木马以引发预期故障。对于IC设计公司来说，这是一个两难的局面，他们不仅希望通过在海外代工厂使用最先进的技术来最大限度地提高性能，还希望保证关键应用的安全性。近年来，学术界对模型B进行了大量的讨论和研究。

3. 模型C：来源于不可信的EDA工具或设计师的攻击模型

由于SoC设计的复杂性已经大大增加，因此在SoC设计过程中必须涉及更多的专业设计师和EDA工具。硬件木马的威胁可能来自不可信的第三方商业EDA工具或设计师（也称为内部威胁）。

4. 模型D：来源于不可信的商用电子组件的攻击模型

越来越多的商用和军用产品使用商用电子组件（COTS）。COTS指商用现成产品，在投入系统之前不需要定制开发。这些产品代表为特定用途定制并向公众出售的所有电子产品。一般来说，COTS产品比定制设计的产品便宜，易于获取，且具有良好的性能。但是，不能保证COTS没有硬件木马。

5. 模型E：来源于不可信的设计公司的攻击模型

该模型假设除了代工厂，整个供应链都不可信。客户所知道的是，某代工厂的信誉良好，生产工艺可靠，但客户不信任设计公司，也不确定设计是否包含硬件木马。例如，IC产品可能是在不友好的外国开发的。请注意，此模型也可能适用于市场上的克隆IC。在对良性（无木马）IC进行逆向工程之后，伪造者可以在原始设计中插入木马。

6. 模型F：来源于无晶圆厂的SoC设计公司的攻击模型

此模型包含模型A和B中的所有攻击。它可以应用于大多数无晶圆厂的SoC设计公司。这些公司将3PIP供应商的一些IP核集成到他们的SoC设计中，并在不可信的第三方代工厂制造这些芯片。

7. 模型G：来源于不可信的系统集成商和代工厂（拥有可信IP，但SoC设计公司不可信）的攻击模型

一些半导体公司提供ASIC设计和制造业务，以满足不同客户的需求。客户可以请求使用指定的IP核进行SoC设计。芯片在制造、测试和包装后，运回给客户。一些公司拥有自己的制造设施和设计团队，还为芯片设计和制造提供专业的代工服务。虽然拥有可信IP，但SoC设计公司不可信，制造出的芯片也有被植入木马的风险。

2.1.3　硬件木马分类

硬件木马是指故意对电路设计进行恶意修改，导致电路在运行时产生意外行为。受硬件木马影响的IC可能会发生功能或规范被更改、泄露敏感信息、性能下降及系统不可靠等情况。目前有些文献已对硬件木马提出了详细的分类，涵盖广泛的具有潜在风险的硬件木马。比如，Karri等人[4]和Tehranipoor及Wang[5]根据插入阶段、抽象级别、激活机制、效果和位置这五个不同的属性将硬件木马进行分类。

硬件木马与制造缺陷完全不同。制造缺陷具有无意、随机的特点，数十年来已被广泛研究，其行为可以通过Stuck-at故障、延迟故障等模型来反映。但对于硬件木马，研究者却难以创建适合所有类型的模型。此外，缺陷只在制造过程中产生，而硬件木马可以在IC开发的任何阶段插入。因此，硬件木马问题比制造缺陷的表现更为复杂。