FPGA的人工智能之路:基于Intel FPGA开发的入门到实践
上QQ阅读APP看本书,新人免费读10天
设备和账号都新为新人

1.6 可编程逻辑器件(PLD)

在CPLD之前,只有可编程逻辑器件(PLD)。PLD与之前的PAL器件非常相似,但PLD添加了一些功能,使其真正可编程且更有用。这里展示的是早期的PLD芯片的部分结构示意图,如图1-12所示。该器件与可编程阵列逻辑(PAL)器件的主要区别是,该器件包含了完全可编程的宏单元以及乘积项。

图1-12 PLD结构示意图

可变乘积项的结构比较简单,并非每一种功能都需要使用它,但通过可变乘积项可以改变逻辑运算门数,可以更有效地利用逻辑资源实现相应功能,同时避免器件上逻辑资源的不必要浪费。

PLD器件还有一个重要的可编程宏单元,它提供了如下特性:

(1)提供了许多可编程选择,用于如何处理乘积和功能的输出;

(2)提供了反馈到阵列或使用输出引脚作为输入的能力;

(3)两个可编程控制信号控制输出选择多路复用器,该输出选择多路复用器直接从组合逻辑输出或反相输出,或从宏单元寄存器输出或反相输出;

(4)如果选择了组合逻辑输出,并且输出使能未激活,则输出引脚将通过输入/反馈多路复用器成为阵列的附加输入。

可编程宏单元的这种灵活性使PLD成为实现逻辑功能的真正有用的器件。从图1-13中可以看到,PLD宏单元中的一些功能结构依然存在于当今的很多器件中。

图1-13 可编程宏单元