1.4 基于功率传输的PDN设计方法

在基于目标阻抗的PDN设计方法中，首先，默认了电容的效应在谐振点附近，但是在谐振点上电容会发生谐振，电容在经历一个不断充放电的过程，并不能提供电荷，反而在电源噪声上调制了与频率相关的电源噪声。其次，在频域阻抗分析中，频率分析本质上是一个稳态分析过程，而PDN需要应对的瞬态变化电流是一种时间受限的瞬态响应。利用稳态分析来分析瞬态过程会引入误差，尤其当频率很高时更是如此。随着芯片功耗的增加、供电电压的减小和频率的升高，基于目标阻抗的PDN设计方法将面临巨大的挑战。它在分析高速去耦电容时出现不敏感现象，难以确定去耦电容的容量、位置和数目。

因此，一些研究者认为在高速高功耗的PDN设计与分析中，需要采用时域分析方法来准确描述高速PDN的瞬态响应^[35,36]。

基于功率传输的PDN设计方法从时域功率传输的角度去考虑PDN的功率传输，为PDN设计与分析提供了一种新视点。该方法采用全新的参数表征PDN的电感与电容在功率传输中的电气行为。电源通路中的电感用来定义功率传输延迟时间，而去耦电容则用来定义ΔV变化的时间常数。

1.4.1 稳压电源电路的反应时间

稳压电源电路和去耦电容是构成电源系统的两个重要部分。在FPGA构成的高速数字系统中，芯片（电源负载）的电流需求变化是极快的，尤其是一些高速FPGA。内部晶体管开关速度极快，假设FPGA内部有1000个晶体管同时发生状态翻转，状态转换时间为1ns，总电流需求为500mA，那么此时要求电源系统必须在1ns内迅速补充500mA瞬态电流变化。遗憾的是，稳压电源电路在这么短的时间内是反应不过来的，相对于瞬态电流变化速度，稳压电源电路的反应就显得很迟钝。通常，稳压电源电路的频率响应范围为直流到几百千赫兹^[34]。从时域角度来理解，假设稳压电源电路的频率响应范围为直流到100kHz，100kHz对应时域的时间间隔为10μs。也就是说，稳压电源电路最快的响应速度为10μs，如果FPGA芯片（电源负载）要求在20μs内提供所需的电流，那么稳压电源电路有足够的反应时间，因此可以提供芯片所需要的电流。但是，如果芯片要求在1ns内提供所需的电流，相对稳压电源电路最快10μs的响应速度来说，1ns的变化太快了，稳压电源电路还没有反应，瞬态电流的需求已经过去了。FPGA芯片（电源负载）不会等着稳压电源电路来做出反应，稳压电源电路如果不能及时给FPGA芯片提供电流，在电源输出功率确定的状态下，电流增大了，电压必然会减小（把电源电压拉下来），这就会产生轨道塌陷和噪声。因此，这里所说的稳压电源电路的频率响应范围，在时域中对应的是一个响应时间问题。

1.4.2 去耦电容的去耦时间

一个带有去耦电容的供电电路示意图^[34]如图1.4.1所示。当负载芯片（如FPGA）电流不变时，其电流I₀由稳压电源电路提供。此时，电容两端电压与负载芯片两端电压一致，电容电流I_C=0，电容两端存储相当数量的电荷，其电荷数量和电容量有关。

当负载芯片（如FPGA）瞬态电流发生变化（如增加）时，如前所述，由于负载芯片内部晶体管电平转换速度极快，必须在极短的时间内为负载芯片提供足够的电流。而稳压电源电路无法很快响应负载电流的变化要求，因此负载芯片电压会降低。但是，由于电容与负载芯片连接，因此电容对负载芯片放电，电容电流I_C不再为0，而为负载芯片提供电流。根据电容等式，即

只要电容量C足够大，只需很小的电压变化，电容就可以提供足够大的电流，满足负载芯片瞬态电流的要求。这样就可以保证负载芯片电压的变化在容许的范围内。这里，电容作为储能元件，相当于电容预先存储了一部分电能，在负载芯片需要时释放出来。储能电容的存在使负载芯片消耗的能量得到快速补充，因此保证了负载芯片两端电压不至于有太大变化，此时电容担负的是局部电源的角色。

如前例，稳压电源电路要10μs才能反应过来，那么0～10μs这段时间怎么办？变化的电流由谁来提供？这就需要用去耦电容来补偿。例如，加入一个31.831μF电容，能提供100kHz～1.6MHz频段的去耦。从时域来说，这个电容的最快反应时间为1/1.6MHz=0.625μs。也就是说，在0.625～10μs这段时间内，可以利用这个电容提供所需电流。稳压电源电路没有反应时，先使用电容，过10μs后再使用稳压电源电路。因此0.625～10μs这段时间就是电容的有效去耦时间。

加入一个31.831μF电容后，稳压电源电路的反应时间还是很长，有625ns，仍不能满足要求，所以需要再增加电容。增加一些很小的电容，如13个0.22μF电容，提供1.6～100MHz的去耦，那么这13个小电容最快反应时间为1/100MHz=1ns。如果有1ns电流需求，1ns后这些小电容就可以使用了。

通常如果这个反应时间还不够，就需要再加入一些更小的电容，把去耦频率提高到500MHz，反应时间可以提高到200ps。不同容值的电容产生去耦作用，都需要一定的时间，这就是去耦时间。不同的去耦时间对应不同的有效去耦频率段，这就是去耦电容要分频段设计的原因^[34]。

在功率传输法中，各种去耦电容的作用非常清晰，不同去耦电容的功率传输时间段是非常明确的，平面（Plane）电容的功率传输时间段为0～10ns，STM电容的功率传输时间段为几纳秒至几百纳秒，体（Bulk）电容的功率传输时间段为几纳秒至10μs，VRM的功率传输时间段为几微秒至几毫秒^[2]。

需要说明的是，从信号的角度来说，瞬态电流具有很宽的带宽，要想很好地满足电流需求，必须在整个频段（带宽）范围内都提供去耦，才能满足瞬态电流变化的要求。在一个电源系统中，稳压电源电路对瞬态电流中的低频成分起作用。瞬态电流由很多频率成分组成，稳压电源电路、大电容、小电容、更小的电容分别负责补偿瞬态电流中不同频率的部分，各司其职，协同工作，这些作用合成在一起，物尽其用，才能产生一个类似阶跃信号的补偿电流。

1.4.3 电源系统的输出阻抗

从储能的角度来理解电源去耦，非常直观易懂，但是对电路设计帮助不大。只有从阻抗的角度来理解电容去耦，才能让设计电路时有章可循。实际上，在决定电源分配系统的去耦电容量时，用的就是阻抗的概念^[34]。

从图1.4.1中的A、B两点向左看过去，可将稳压电源及去耦电容看成一个复合的电源系统。对于这个电源系统要求，不论A、B两点间负载瞬态电流如何变化，都能保证A、B两点间的电压V_AB保持稳定，即要求A、B两点间电压变化很小。其等效电路如图1.4.2所示。

对于图1.4.2所示电路可写出如下等式：

式中，ΔI为变化的瞬态电流。

最终的设计目标是：不论A、B两点间负载瞬态电流如何变化，都要保持A、B两点间电压变化范围很小，ΔV_Z=V_E-V_AB必须保证在允许的范围内。由式（1.4.2）可知，要求等效的电源系统的阻抗Z要足够低。

在电源系统中，可以利用去耦电容来降低电源系统的输出阻抗。由电路原理可知，电容对于交流信号呈现低阻抗特性，因此加入电容，实际上也确实降低了电源系统的交流阻抗。从阻抗的角度来理解电容去耦，可以给设计电源分配系统带来极大的方便。实际上，电源分配系统（PDN）设计的最根本的原则就是使电源系统的输出阻抗最小。

1.4.4 利用电源驱动的负载计算电容量

可以采用两种方法确定所需的电容量：一种是利用电源驱动的负载计算电容量；另一种是利用目标阻抗来计算总电容量。

〖举例〗负载（容性）为30pF，要在2ns内从0V驱动到3.3V，瞬态电流为

如果共有36个这样的负载需要驱动，那么瞬态电流为36×49.5mA=1.782A。假设容许电压波动为3.3V×2.5%=82.5mV，则所需电容量为

C=I·dt/dV=1.782A×2ns/0.0825V=43.2nF

所增加的电容实际上作为抑制电压波纹的储能元件，该电容必须在2ns内为负载提供1.782A的电流，同时电压下降不能超过82.5mV，因此电容值应根据82.5mV来计算。注意，电容放电给负载提供电流，其本身电压也会下降，但是电压下降的量不能超过82.5mV（容许的电压波纹）。利用电源驱动的负载计算电容量的这种方法没有考虑ESL及ESR的影响，因此很不精确，但是可以加深对去耦原理的理解。