2.2 电子微组装关键技术及材料

2.2.1 典型微电子封装与结构

微电子封装技术的进步与集成电路的发展密不可分。近50年来，封装技术发展日新月异。电子封装向着高密度、多I/O端口、尺寸微型化、三维立体封装方向发展。

下面就目前应用的典型微电子封装技术如球栅阵列（BGA）封装、芯片尺寸封装（Chip Scale Package, CSP）、圆片级封装（Wafer Level Package, WLP）、3D封装和系统级封装（SiP）分别进行简单介绍。

1．球栅阵列（BGA）封装

BGA技术主要应用在芯片载体—陶瓷模块到电路板的二级封装中，从20世纪90年代引入电子封装后在封装表面安装技术中得到了广泛使用，它具有高连接密度、高I/O容量、高生产效率的特点^[6]。BGA技术的发展，使电子元器件外引线成阵列分布于陶瓷芯片载体的底部，而不是仅仅分布在封装器件的四周，既疏散了引脚间距，又增加了引脚数目，但这使焊点在服役期间的检修更加困难，因而确保服役期间焊点的工作可靠性非常重要。图2-3所示的是应用BGA技术的二级封装示意图。

BGA技术突出的优点有以下几点^[7]：

① 电性能更好：BGA用焊球代替引线，引出路径短，减小了引脚延迟、电阻、电容和电感；

② 封装密度更高：由于焊球在整个平面排列，因此对于同样的面积，引脚数更高；

③ BGA的节距为1.5mm、1.27mm、1.0mm、0.8mm、0.65mm和0.5mm，与现有的表面安装工艺和设备完全相容，安装更可靠；

④ 由于焊料熔化时的表面张力使其具有“自对准”效应，避免了传统封装引线变形的损失，大大提高了组装成品率；

⑤ BGA引脚牢固，转运方便；

⑥ 焊球引出形式同样适用于多芯片组件和系统封装。因此，BGA技术及其应用迅猛发展。

BGA因基板材料不同而分为塑料球栅阵列（PBGA）封装、陶瓷球栅阵列（CBGA）封装、载带球栅阵列（TBGA）封装、带散热器球栅阵列（EBGA）封装、金属球栅阵列（MBGA）封装，以及倒装芯片球栅阵列（FCBGA）封装等。

在以上几类BGA封装中，FCBGA最有希望成为发展最快的BGA封装，FCBGA除了具有BGA的所有优点以外，还具有以下优点：

① 热性能优良，芯片背面可安装散热器；

② 可靠性高，由于芯片下填充料的作用，使FCBGA抗疲劳寿命大大增强；

③ 可返修性好。

2．芯片尺寸封装（CSP）

芯片尺寸封装（CSP）^[8]和BGA是同一时代的产物，是随着电子产品的小型化、便携化应运而生的。美国电子器件工程联合委员会（JEDEC）对CSP的定义是：大规模集成电路（Large Scale Integration Circuits, LSI）芯片封装面积小于或等于LSI芯片面积1.2倍的封装称为CSP。由于许多CSP采用BGA的形式，为了便于区别，封装界权威人士基于节距进行了重新定义：焊球节距大于或等于1mm的为BGA，小于1mm的为CSP。采用新型的XSP技术可以确保超大规模集成电路在高性能、高可靠性的前提下实现芯片的最小尺寸封装（接近裸芯片的尺寸），且相对成本更低。CSP符合电子产品小型化的发展潮流，是极具市场竞争力的高密度封装形式。

CSP的结构主要有4部分：IC芯片、互连层、焊球（或凸点、焊柱）、保护层。互连层是通过载带自动焊接（TAB）、引线键合（WB）、倒装芯片（FC）等方法来实现芯片与焊球（或凸点、焊柱）之间的内部连接的，是CSP封装的关键组成部分。

CSP所面临的主要问题是标准化。目前，世界上已有数十家公司可以提供CSP产品，各类CSP产品品种多达一百种以上。尽管它们在设计、材料和应用上有所不同，但它们可分为5类^[9]，下面介绍典型的CSP类型。

柔性基板CSP（窄节距BGA）。窄节距BGA（Fine Pitch Ball Grid Array, FPBGA）是日本NEC公司利用TAB技术开发出的柔性基板CSP。FPBGA主要由LSI芯片、载带、黏结层和金属凸点等构成。载带由聚酰亚胺和铜箔组成，采用共晶焊料（Sn37Pb）作为外部互连电极材料。FPBGA的主要特点在于结构简单、可靠性高、安装方便，可充分利用传统的TAB焊接机进行焊接。

刚性基板CSP（陶瓷基板薄型封装）。陶瓷基板薄型封装（Ceramic Substrate Thin Package, CSTP）是日本东芝公司开发的一种超薄型CSP。CSTP主要由LSI芯片、Al₂O₃（或AlN）基板、Au凸点和树脂等构成。通过倒装焊、树脂填充和打印等三步工艺制成。CSTP的厚度只有0.5～0.6mm（其中LSI芯片厚度为0.3mm，基板厚度为0.2mm），仅为薄型SOP（Thin Small Outline Package, TSOP）厚度的一半。CSTP的封装效率（即芯片与基板面积之比）高达75%以上，而同样尺寸薄塑封四角扁平封装（Thin Quad Flat Package, TQFP）的封装效率不足30%。

微小模塑型CSP是由日本三菱电机有限公司开发的。其结构主要由LSI芯片、模塑的树脂和凸点等组成。LSI芯片上的焊区通过在芯片上形成的金属布线与凸点实现互连，芯片上的金属布线可在芯片制作过程中同时形成，可制出细线图形，作为外引脚的凸点可制作在基板上的任意部位，易于标准化。因无引线框架和焊丝等，体积特别小。

几种典型结构CSP的互连材料信息见表2-1。

3．圆片级封装（WLP）

一般芯片尺寸封装（CSP）均是将圆片切割成单个IC芯片后再实施后续封装，而圆片级封装（WLP）则不同，它的全部或大部分工艺步骤是在已完成前工序的圆片上完成的，最后将圆片直接切割成分离的独立器件。WLP局部结构示意图如图2-4所示。

圆片级封装在圆片上进行大多数封装工艺步骤。它是倒装芯片封装的子集，只是引脚节距和焊球直径稍大。它与封装内倒装芯片或板上倒装芯片的主要区别是WLP能够通过标准的表面贴装技术贴装到低成本基板上，而不是像倒装芯片封装使用一个插入板。WLP的优点在于尺寸小、重量轻和优良的电特性。因此，除了CSP的共同优点，它还具有独特的优点^[10,11]：①封装加工效率高，可以多个圆片同时加工；②具有倒装芯片封装的优点，即轻、薄、短、小；③与前工序相比，只是增加了引脚重新布线（RDL）和凸点制作两个工序，其余全部是传统工艺；④减少了传统封装中的多次测试。因此世界上各大型IC封装公司纷纷投入这类封装的研究、开发和生产。

4．3D封装

传统的3D封装仅仅强调在芯片正方向上的多芯片堆叠，当前的3D封装已从芯片堆叠发展到了封装堆叠，扩大了3D封装的内涵。3D封装主要有三种类型，第一种是在各类基板内或多层布线介质层中“埋置”电阻、电容或IC等元器件，最上层再贴装表面贴装元件（Surface Mounted Component, SMC）和表面贴装器件（Surface Mounted Devices, SMD）来实现立体封装，这种结构称为埋置型3D封装；第二种是在圆片规模集成（WSI）后的有源基板上再实行多层布线，最上层再贴装表面贴装元件和器件（SMC和SMD），从而构成立体封装，这种结构称为有源基板型3D封装；第三种是在2D封装的基础上，把多个裸芯片、封装芯片、多芯片组件甚至圆片进行叠层互连，构成立体封装，这种结构称为叠层型3D封装。在这些3D封装类型中，叠层裸芯片封装技术发展最快，其原因主要有两个^[12]：一是巨大的手机和便携式播放器（如MP3、MP4等）等消费类电子产品市场巨大需求的驱动，要求在增加功能的同时减小封装厚度；二是它所用的制造工艺基本上与传统的工艺相容，经过改进后很快就能批量生产，产品可迅速投入市场。

5．系统级封装（SiP）

SiP是使用成熟的组装和互连技术，把各种集成电路如CMOS电路、GaAs电路、SiGe电路或者光电子器件、MEMS器件，以及各类无源元件如电容、电感等集成到一个封装体内，实现整机系统的功能。主要的优点包括：①采用现有商用元器件，制造成本较低；②产品进入市场的周期短；③无论设计和工艺，均有较大的灵活性；④把不同类型的电路和元件集成在一起，相对容易实现。

系统级封装结合了众多微电子封装的不同技术，最主要的技术来源于圆片级封装、倒装芯片CSP、3D堆叠、无源器件集成等^[13]，SiP与其他封装的关系如图2-5所示。3D封装与SiP概念容易混淆，需要指出的是3D封装仅强调在芯片正方向上的多芯片堆叠，而SiP强调封装内包含了某种系统的功能。

2.2.2 芯片微组装技术

1．引线键合（WB）技术

引线键合（Wire Bonding, WB）方法用贴片胶或焊料将芯片面向基板贴装上，然后用Au或Al线连接芯片和基板。热声丝焊和超声丝焊是两种常用的工艺手段。由于丝焊方法简单、容易操作，所以对于I/O端口数小于200的集成电路，它是MCM芯片贴装的主要技术。引线键合分三种类型：热压键合、超声楔焊与热超声丝球键合。其中热超声丝球键合同时应用超声与热能实现连接过程，键合工具采用对称的毛细管形劈刀，在工艺上具有较高的灵活性。Au丝球热超声键合第一焊点（球形焊点）形成过程示意图如图2-6所示。在丝线尾部通过电火花加热形成Au丝球；劈刀向下运动，使Au丝球与芯片焊盘接触，通过劈刀施加键合力，同时劈刀在超声作用下发生水平方向振动形成球形焊点（如果此时没有施加超声能量，即为热压键合）。

2．倒装芯片（FC）技术

倒装芯片（Flip Chip, FC）技术是一种单芯片与载体之间的互连焊接技术，通常有两种倒装芯片焊接方法：铅锡/铅铟焊料焊接和导电胶黏结剂黏结。芯片凸点及焊接技术是倒装芯片的关键技术，在倒装芯片技术发展过程中，最常见的倒装芯片凸点焊料有PbSn、PbIn两种，在温度循环应力作用下，芯片倒装焊中的凸点焊料会出现疲劳损伤，甚至因凸点破裂而造成开路。

与芯片丝键合的作用一样，倒装芯片凸点的作用也是为了完成芯片到基板的互连，从倒装芯片与基板的互连工艺技术来分，常见的倒装芯片技术有两种：①焊料凸点倒装芯片互连技术；②聚合物倒装芯片互连技术。

焊料凸点倒装芯片互连技术，又称可控塌陷芯片互连技术（C4）。C4技术采用PbSn焊料凸点或者包裹焊料的铜球形成凸点，通过再流焊形成球状，再流焊温度一般在280～320℃。C4的优点在于：采用再流焊，可以避免硬凸点焊接时所需要的焊接压力，并且可以通过对倒装芯片施加压力来控制C4凸点的塌陷程度，故称之为可控塌陷技术；由于C4的可控塌陷，因被焊基板的凹凸、扭曲等缺陷引起的焊接不均匀性问题可以得到弥补；由于C4凸点PbSn焊料表面张力的作用，使凸点与基板焊盘之间产生“自对准”效应，使得焊盘位置即使偏离凸点直径的一半，也可以在再流焊时使凸点回复到中心位置。常见的倒装芯片C4凸点布阵结构如图2-7所示，芯片上PbSn凸点如图2-8所示。

聚合物倒装芯片互连技术，与C₄技术完全不同。首先在芯片电极上制作金凸点和铜凸点，然后涂敷各向异性导电胶聚合物，作为倒装芯片凸点与基板之间的电连接介质，各项异性导电胶聚合物中的导电金属粒子通常是Ag、Ni和Au。其中，金凸点的异性导电聚合物倒装连接工艺为芯片电极上制作金凸点；涂敷异向导电膜于电路基板；倒装芯片对准电路基板焊区，同时加热、加压。最终通过异向导电膜中的镍金属粒子，实现Au凸点与基板焊区的电互连，加热工艺温度一般在110～150℃。与C4技术相比，聚合物倒装芯片互连技术的优点在于：①加热工艺温度低，互连凸点残余应力小；②无需助焊剂，减少污染腐蚀问题；③成本低。但缺点在于：①由于没有C4技术的“自对准”效应，工艺上需要高精度设备控制凸点对准焊盘；②相比C4凸点，该焊点电阻较大，约为100mΩ；③聚合物导电膜长期工作存在老化风险。

3．芯片堆叠（SD）技术

有四种典型的芯片堆叠（Stack Die, SD）结构用于SiP：不同芯片的金字塔型堆叠和双矩形芯片的垂直堆叠，相同芯片的FOW堆叠和侧斜堆叠，如图2-9所示。

芯片堆叠式封装是实现SiP的关键技术之一。可满足SiP系统对各类存储芯片集成的需求，以及ASIC电路、微处理器集成的需求。

2.2.3 通孔微互连技术

1．高温共烧陶瓷（HTCC）基板多层互连技术

高温共烧陶瓷（High Temperature Co-fired Ceramics, HTCC）基板，是为适应陶瓷与难熔金属钨（W）、钼（Mo）导体的共同高温烧结（1300～1600℃），制作形成的多层布线基板。与低温共烧陶瓷（Low Temperature Co-fired Ceramics, LTCC）基板相比，HTCC基板工艺更早形成，技术成熟稳定，其优点是抗弯强度高、热导率高、体电阻率高、化学性能稳定、气密性好。但不可避免的缺点是陶瓷介质的介电常数、高熔点的金属化导体电阻率较高，不适用于高速电路。HTCC基板结构与LTCC基本相同，但通孔尺寸较大，典型的布线层数设计要求≤15层。HTCC基板成品结构的材料有陶瓷介质、导体材料。常用的陶瓷介质有四种，氧化铝陶瓷（92%～98%A1₂O₃）、氮化铝陶瓷（95%AlN）、氧化铍陶瓷（99%BeO）和碳化硅半导体（98%SiC）。常用的高熔点导体材料有钨、钼和锰。为防止顶层金属化表面被氧化，保证其可焊性和可键合性，在金属化表面先后镀上保护层镍、金，镍可以保证可焊性，金可以防止被氧化。

2．低温共烧陶瓷（LTCC）多层基板互连技术

低温共烧陶瓷（LTCC）多层基板，是为了适应高导电性导体材料金（Au）、钯-银（Pd-Ag）的应用，在较低的共烧温度下（约850℃）将玻璃陶瓷与导体材料共烧，制作形成的多层布线基板。LTCC多层基板是在高温共烧陶瓷多层基板基础上发展起来的新型低温共烧陶瓷基板，具有布线密度高、介电常数低、布线导体方阻小、可内埋置元件等特点。但相对HTCC基板，LTCC基板的机械强度和热导率较低。LTCC基板的结构类似通孔填充型的薄膜多层布线基板，它由厚膜导体和陶瓷绝缘介质交替叠加形成电互连结构，典型的布线层数设计要求≤15层，顶层为焊接、键合层，中上层为信号层，中下层为电源层和接地层。与厚膜多层布线基板的介质、导体分次烧结工艺相比，LTCC基板的工艺特点是印制导体、瓷片介质共同烧结，一次完成，工艺效率高；同时，由于低温共烧温度只在800～950℃，可满足金、银、钯-银、铜导体浆料较低的烧结温度特性，制成适用于高速电路的高电导率布线基板，并且可以内埋置膜元件共烧。LTCC基板成品结构的材料有介质材料、导体材料、电阻材料。常用的介质材料有玻璃陶瓷（玻璃质量分数约为50%）、晶化玻璃（堇青石系）和非玻璃介质（A1₂O₃、CaO、SiO₂、BeO），用于Cu、Ni、Ag导体。厚膜导体材料中，顶层导体常用Au、Pd-Au、Pd-Ag等材料，内层导体常用Au、Ag和Pd-Ag等材料。厚膜电阻材料中，顶层电阻常用标准厚膜电阻，内埋置电阻通常为RuO₂+Ru₂Pb₂O₇（或Ru₂Bi₂O₇）+玻璃。

3．厚膜多层（TFM）陶瓷基板技术

厚膜多层（Thick Film Multilayer, TFM）陶瓷基板，是在传统HIC厚膜成膜基板上发展起来的，目的是提高厚膜混合集成电路的组装密度。厚膜多层陶瓷基板是在陶瓷基板表面逐层交替印制、分次烧结厚膜导体浆料和玻璃介质浆料而形成的多层布线结构，布线导体之间通过通孔进行互连。厚膜多层陶瓷基板，典型的布线层数设计要求≤8层，常见的为3～5层。由于每层厚膜导体和介质都要经过丝网印刷、烘干、烧结等工序，布线图形的不连续性使表层覆盖介质出现凹凸不平。厚膜多层陶瓷基板的工艺，与厚膜成膜基板基本相同，不同的是多了通孔工艺，而且每一层的导体浆料、介质浆料、通孔浆料制作，都需要分别进行印刷（或填充）、烘干及烧结。厚膜多层陶瓷基板成品的结构材料包括陶瓷基板、厚膜布线导体、厚膜绝缘介质、厚膜电阻、表层保护层。常用的材料类型：基板—氧化铝陶瓷、氮化铝陶瓷、氧化铍陶瓷；布线导体—银、金、铂-金、钯-金、钯-银、铜、铝、镍；介质—玻璃陶瓷。LTCC基板与厚膜多层布线基板的典型结构示意图如图2-10所示。

4．硅通孔（Through Silicon Via, TSV）技术

TSV是为三维集成电路（3D IC）设计提供多层芯片之间的电互连功能，通过在芯片和芯片之间、圆片和圆片之间制作垂直导通，实现芯片之间互连的最新技术。与以往的IC封装键合和使用凸点的叠加技术不同，TSV能够使芯片在三维方向堆叠的密度最大、外形尺寸最小，并且大大改善芯片速度并降低功耗。采用TSV技术的堆叠器件如图2-11所示。

一般来说，TSV是通过铜填充或者铜的均匀性沉积制作的。其中，铜从通孔底部和侧壁同时生长。为了确保通孔颈部附近能够进行速度较慢的放射状生长以获得无孔洞填充效果，电镀系统还采用了一些有机添加剂。TSV的制造工艺有三部分，分别为绝缘层沉积、扩散阻挡层沉积及金属填充，基本步骤：干法刻蚀，移去抗蚀剂掩膜，用CVD沉积SiO₂层，在圆片背面喷涂抗蚀剂掩膜，在通孔底部干法蚀刻SiO₂层，沉积Cr阻挡层和Au晶粒层，电镀Au，湿法刻蚀Au和Cu。

根据通孔制作的时间不同，3D TSV通孔集成方式可以分成以下四类：①先通孔工艺，即在CMOS制程之前完成硅通孔制作，先通孔工艺中的盲孔需电镀绝缘层并填充导电材料，通过圆片减薄，使盲孔开口形成与背面的连接；②中通孔工艺，即在CMOS制程和后段制程（Back End of the Line, BEOL）之间制作通孔；③后通孔工艺，即在BEOL完成之后再制作通孔，由于先进行圆片减薄，通孔制成后即与电路相连；④键合后通孔，即在圆片减薄、划片之后再制作TSV。圆片上通孔制作是TSV技术的核心，目前“钻蚀”TSV的技术主要有两种，一种是干法刻蚀或称博世刻蚀，另一种是激光烧蚀。干法刻蚀工艺为MEMS工业而开发，快速地在去除硅的SF₆等离子刻蚀和实现侧壁钝化的C₄F₈等离子沉积步骤之间循环切换。