7.6 算法状态机的Verilog HDL描述