3.1　可编程逻辑器件的发展历史

PLD产生于20世纪70年代，是在专用集成电路（Application Specific Integrated Circuit，ASIC）的基础上发展起来的一种新型逻辑器件。PLD属于半定制ASIC，是目前数字系统前端设计的主要平台，主要通过电子设计自动化软件工具对其进行配置与编程，其发展可以划分为以下4个阶段。

1.第一阶段

20世纪70年代，可编程逻辑器件只有简单的可编程只读存储器（Programmable ROM，PROM）、紫外线可擦除只读存储器（Erasable Programmable ROM，EPROM）和电可擦除只读存储器（Electrically Erasable Programmable ROM，EEPROM）3种，由于其在结构和功能方面的限制，它们只能实现简单的数字逻辑功能。

2.第二阶段

20世纪80年代，出现了结构上更复杂的可编程阵列逻辑（Programmable Array Logic，PAL）和通用阵列逻辑（General Array Logic，GAL）器件，它们被正式称为PLD，能够完成各种逻辑运算。例如，PLD由“逻辑与”和“逻辑非”阵列组成，用“与或”表达式实现任意的逻辑组合，所以PLD能以SOP形式完成大量的逻辑组合。PAL器件只能一次编程，之后将无法修改器件的内部结构；如果需要修改器件的内部结构，则需要更换新的PAL器件。而GAL器件可实现多次编程，如果需要修改其内部结构，则只要在原器件上再次编程即可。

3.第三阶段

20世纪90年代，众多可编程逻辑器件厂商（例如，Intel和Xilinx）推出了类似于标准门阵列的现场可编程门阵列（Field Programmable Gate Array，FPGA）和类似于PAL结构的复杂可编程逻辑器件（Complex PLD，CPLD），显著提高了逻辑运算的速度，具有体系结构和逻辑单元灵活、集成度高，以及适用范围广等特点，兼容传统PLD和通用门阵列的优点，能够实现超大规模的数字逻辑电路，编程方式也很灵活，成为数字系统前端和中小规模产品设计的首选。

4.第四阶段

21世纪初，可编程逻辑器件的厂商将可编程逻辑阵列和专用处理器集成到单片FPGA中，称为异构架构器件，也称为片上系统（System on a Chip，SoC）。例如，美国Intel（中文称英特尔）公司推出了几种基于SoC的嵌入式系统解决方案，主要分为硬核处理器和软核处理器两类。

1）基于硬核处理器的SoC

（1）采用20nm工艺，基于Intel Arria 10的SoC可为中端应用提供最佳性能、功耗、小外形和低成本。基于台积电（TSMC）20nm工艺技术，Intel Arria 10 SoC将Arm公司的双核Cortex-A9硬核处理器（Hard Processor System，HPS）与业界领先的可编程逻辑技术结合。

（2）Intel Stratix 10 SoC FPGA在带宽和系统集成方面实现了突破，包括下一代的HPS。Intel Stratix 10 SoC FPGA采用了Intel HyperFlexFPGA架构，采用了Intel14nm三栅极工艺制造，该系列的器件集成了64位四核Arm Cortex-A53处理器。

（3）Intel Agilex SoC FPGA系列采用了Intel10nm技术制造，集成了四核Arm Cortex-A53处理器，具有硬化可变精度DSP，可显著优化需要高系统集成度的各种应用的功耗与性能。

2）基于软核处理器的异构架构

（1）Nios Ⅱ嵌入式处理器是Intel公司推出的采用哈佛结构、具有32位指令集的第二代片上可编程的软核处理器，其最大的特点是模块化的硬件结构，以及由此带来的灵活性和可裁剪性。

（2）近来，Arm公司开源了可以运行在Intel FPGA上的Cortex-M0和Cortex-M3的软核处理器HDL源码，设计者可以在Intel FPGA上通过Quartus Prime工具灵活构建基于Cortex-M0和Cortex-M3软核处理器的嵌入式系统。

注

（1）硬核处理器是指已经将处理器以布局和布线的形式固化到FPGA芯片中的处理器，占用一定的硅片面积。

（2）软核处理器是指以HDL或网表的形式提供给用户，用户通过ISE或Vivado软件工具的综合与实现处理后，通过在FPGA内使用逻辑资源而合成的处理器。

（3）从性能上来说，硬核处理器要远高于软核处理器；从实现成本上来说，软核处理器要低于硬核处理器；从可移植来说，硬核处理器没有可移植性，而软核处理器经过综合和实现后可用于很多不同的FPGA中。