2.3 ISE联合ModelSim设置
本节介绍ISE工具调用ModelSim工具进行仿真的方法，以及在ModelSim工具中调用ISE工具中仿真库文件的方法。ISE联合ModelSim设置步骤如下。
（1）产生ISE仿真库文件。在开始菜单中，找到Xilinx Design Tools→ISE Design Suite 14.7→ISE Design Tools→64-bit Tools→Simulation Library Complication Wizard选项，单击打开，如图2-27所示。
图2-27 开始菜单
（2）在Select Simulator选项框选中用户安装好的ModelSim版本，这里选择ModelSim SE。在Simulator Executable Location输入框填入ModelSim.exe所在的文件夹（单击Browse按钮添加也行）。这里的ModelSim SE安装路径是C:\modeltech64_10.1c\win64，如图2-28所示。
图2-28 安装版本选择
（3）选择需要编译的语言。一般选用默认选项Both VHDL and Verilog，如图2-29所示，然后单击Next按钮。
图2-29 选择编译语言
（4）接着选择需要编译的Xilinx FPGA和CPLD器件库。这里默认是都选择，单击Next按钮继续即可，如图2-30所示。
图2-30 器件库
（5）应用弹出对话框的默认设置即可。对话框下面的两个输入框是用来添加额外库的，第一个输入框用来设置路径，第二个输入框用来设置命令参数，用不到就无须填写。单击Next按钮继续，如图2-31所示。
图2-31 选择仿真目录
（6）在Output directory for compiled libraries输入框填入输出已编译库的路径，这里输入C:\Xilinx\Xilinx_lib。注意这里需要在C:\Xilinx目录下新建Xilinx_lib文件夹。其他选项使用默认值便可，单击Launch Compile Process按钮，如图2-32所示。
图2-32 输入已编译库路径
（7）整个编译时间会有一些长（1~2个小时甚至更长，这取决于个人计算机的性能），尤其是有很长一段时间编译进度会停留在0%，需要耐心等待，如图2-33所示。
图2-33 启动编译过程
（8）当编译进度值到100%后，会跳转到报告界面以报告编译过程中的error和warning，warning可以忽略，error就必须看一下。若出现error最好返回到前面的步骤看看相关路径是否出现了中文或空格、版本设置是否正确。笔者编译EDK时出现了error，这个可以不用理会，开发过程用不到它。单击Next按钮继续即可，如图2-34所示。
图2-34 编译结果
（9）最后一个界面是编译报告的总结，单击Finish按钮完成整个器件库的编译，如图2-35所示。
图2-35 编译总结
（10）待库生成后，回到ISE的安装目录就会看见modelsim.ini文件，如图2-36所示。
图2-36 modelsim.ini位置
（11）打开modelsim.ini，复制modelsim.ini文件的第47行到[vcom]上面的一行，即第308行，如图2-37所示。
图2-37 复制代码
（12）接着在ModelSim的安装目录下，即C:\modeltech64_10.1c，找到文件modelsim.ini后打开（注意：要去掉这个文件的只读属性）。在第12行的行尾，回车换行，然后将前面复制好的内容粘贴上去，如图2-38所示。原有的内容不要删除，粘贴后保存modelsim.ini文件。
图2-38 粘贴代码
（13）接下来对ISE软件进行设置。打开ISE 14.7，然后单击ISE的菜单中Edit→Preferences命令，如图2-39所示，打开Preferences设置窗口。
图2-39 设置界面
（14）在窗口左边的Category窗格选中ISE General→Integrated Tools。在Integrated Tools设置项的Model Tech Simulator输入框输入Modelsim.exe的文件路径C:\modeltech64_10.1c\win64\modelsim.exe，如图2-40所示。完成设置后，单击OK按钮。
图2-40 设置窗口
到此，软件的安装全都完成了，接下来就可以进入FPGA的开发和设计阶段了。