1.86 什么是LDO电路？

答：LDO（Low Dropout Regulator），是一种低压差线性稳压器，使用在其线性区域内运行的晶体管或FET，从应用的输入电压中减去超额的电压，产生经过调节的输出电压。所谓压降电压，是指稳压器将输出电压维持在其额定值上下100mV之内所需的输入电压与输出电压差额的最小值。正输出电压的LDO通常使用功率晶体管（也称为传递设备）作为PNP。这种晶体管允许饱和，所以稳压器可以有一个非常低的压降电压，通常为200mV左右。与之相比，使用NPN复合电源晶体管的传统线性稳压器的压降为2V左右。负输出LDO使用NPN作为它的传递设备，其运行模式与正输出LDO的PNP设备类似。更新的发展使用功率MOS，它能够提供最低的压降电压。使用功率MOS，通过稳压器的唯一电压压降是电源设备负载电流的ON电阻造成的。如果负载较小，这种方式产生的压降只有几十毫伏。

LDO的成本低，噪声低，静态电流小，这些是它的突出优点。它需要的外接元件也很少，通常只需要一两个旁路电容。新型的LDO可达到以下指标：输出噪声为30μV，PSRR为60dB，静态电流为6μA（TI的TPS78001达到Iq=0.5µA），电压降只有100mV（TI量产了号称0.1mV的LDO）。 LDO的性能之所以能够达到这个水平，主要原因在于其中的调整管使用的是P沟道MOSFET，而普通的低压差线性稳压器使用的是PNP晶体管。P沟道MOSFET是电压驱动的，不需要电流，所以大大降低了元器件本身消耗的电流。另一方面，采用PNP晶体管的电路中，为了防止PNP晶体管进入饱和状态而降低输出能力，输入和输出之间的电压降不可以太低；而P沟道MOSFET上的电压降大致等于输出电流与导通电阻的乘积。由于MOSFET的导通电阻很小，因而它上面的电压降非常低。

LDO的四大关键数据是压差（Dropout）、噪声（Noise）、电源抑制比（PSRR）、静态电流（Iq），所以在选择应用LDO时应尽量结合这四大要素进行选择。