3.5 硬件设计

在讲解移植步骤之前，有必要先介绍我们的实验硬件设计，LAN8720A主要是通过RMII和SMI接口与STM32F42x控制器连接，如图3-10所示。

图3-10 PHY硬件设计

设计电路时，将NINTSEL引脚通过下拉电阻拉低，设置NINT/REFCLKO为输出50MHz时钟，当然前提是在XTAL1和XTAL2接入了25MHz的时钟源。另外也把REGOFF引脚通过下拉电阻拉低，启用内部+1.2V稳压器。