4.3 IP核配置——DDR2控制器