18.3 Verilog代码解析