17.4 Verilog代码解析