第2章 TMS320C54x的硬件结构

2.1 结构概述

TMS320系列中的同一代芯片具有相同的CPU结构，但是片内存储器和片内外围设备的配置是不同的。通过把存储器和外围设备集成到一块芯片上，可以降低系统成本和节省电路板空间。

TMS320C54x是16位定点DSP，采用改进的哈佛结构，适应远程通信等实时嵌入式应用的需要。TMS320C54x有一组程序总线和三组数据总线，以及高度并行性的算术逻辑单元ALU，专用硬件逻辑，片内存储器，片内外设和专业化的指令集，使该芯片速度更高，操作更灵活。

程序和数据空间分开，允许同时对程序指令和数据进行访问，提供了很高的并行度，可在一个周期内完成两个读操作和一个写操作。因此，并行存储指令和专用指令可以在这种结构里得到充分利用。另外，数据可在数据空间和程序空间之间传送。并行性支持一系列算术、逻辑和位处理运算，它们都能在一个机器周期内完成。TMS320C54x还具有管理中断、循环运算和功能调用的控制结构。

表2-1中列出了TMS320C54x系列DSP的主要特性，包括片内RAM和ROM的大小，片内外设的数量，单机器周期的执行时间，以及典型的封装方式与引脚数。

表2-1 TMS320C54x系列DSP的主要特性

注：

① 对于C548和C549而言，是SRAM，其余型号芯片则是DRAM，且SRAM可以配置为程序区或者数据区。

② 对于C541或LC541，8KW（千字）的ROM可以配置为程序存储器或者程序/数据存储器。

③ 两个标准通用串口SP。

④ 一个时分复用串口TDM和一个带缓冲区的标准串口BSP。

⑤ 一个标准串口SP和一个带缓冲区的标准串口BSP。

⑥ 一个时分复用串口TDM和两个带缓冲区的标准串口BSP。

⑦ 对于LC545或LC546，16KW的ROM可以配置为数据存储区或者程序存储区。

TMS320C54x系列DSP的硬件结构框图如图2-1所示。它围绕8条总线由10大部分组成，包括中央处理器（CPU）、内部总线结构、特殊功能寄存器、数据存储器RAM、程序存储器ROM、I/O扩展口功能、串行口、并行口HPI、定时器、中断系统等。由于采用先进的哈佛结构和8总线结构，使处理器的性能大大提高。其独立的程序总线和数据总线，允许同时访问程序存储器和数据存储器，实现高度并行操作。例如，可以在一条指令中，同时执行3次读操作和1次写操作。还可以在数据总线与程序总线之间相互传送数据，从而使处理器具有在单个周期内同时执行算术运算、逻辑运算、移位操作、乘法累加运算及访问程序和数据存储器的强大功能。

图2-1 TMS320C54x系列DSP的硬件结构框图