前言

随着超大规模集成电路(VLSI)技术和计算机辅助设计(CAD)技术的发展，越来越多的系统设计开始基于现场可编程门阵列(FPGA)。采用FPGA器件可以将原来的电路板级产品集成为芯片级产品，从而降低功耗，提高系统的可靠性。今天，FPGA正在以惊人的速度发展。一个芯片可以包含数百万个门，而且越来越多的FPGA内可以嵌入各种档次的CPU，出现了SOPC系统，它代表着嵌入式系统发展的新方向。芯片设计工作的承担者正由传统的专业芯片设计机构向个人转变，显然，谁能早一步掌握这门技术，谁就能在激烈的竞争中处于更加有利的位置。而Verilog HDL硬件描述语言正是掌握这门技术的必备基础之一，Verilog HDL硬件描述语言是一种以文本形式来描述数字系统硬件结构和行为的语言，是目前世界上最流行的一种硬件描述语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。

本书共分11章，内容分别为：第1章Verilog HDL层次化设计；第2章Verilog HDL基本语法；第3章Verilog HDL行为描述；第4章 组合逻辑建模；第5章 时序逻辑建模；第6章 行为级仿真模型建模；第7章 各层次Verilog HDL描述形式与电路建模；第8章 任务和函数；第9章 编译预处理；第10章Verilog HDL设计与综合中的陷阱；第11章 异步设计与同步设计的时序分析。

通过学习本书，读者可以掌握硬件描述语言Verilog HDL的语法结构，掌握组合逻辑和时序逻辑电路的设计方法，掌握Modelsim和Debussy仿真调试工具的应用及Synplify综合工具的应用，了解task和function等的高级语法，深入理解“自顶向下”的设计思想，具备设计可综合RTL的能力。本课程配套的实验提供了创建可综合RTL代码的实践基础，其中涵盖了设计流程的方方面面。实验着重于让学生写出能最优地推断出高性能可靠电路的代码。

本书可作为高等学校电子信息工程技术、应用电子技术、通信工程等专业学生的教材，同时可供相关工程技术人员学习参考。本课程的学习应在修完电路分析、数字电子技术、模拟电子技术等课程之后进行。本书内容丰富，图文并茂，文字简练流畅，注重实际操作，阐述方式新颖，具有较强的实用性和可操作性。

本书提供配套实验、电子课件和习题解答，请登录华信教育资源网http://www.hxedu.com.cn注册下载。

本书第1～9章由刘睿强主笔，第10章由童贞理主笔，第11章由尹洪剑主笔，参与本书编写的人员还有王荣辉、张林生、毛朝庆、许磊、彭华、冯静等。企业专家王挺等提出了诸多修改意见，电子工业出版社的工作人员为本书的出版付出了辛勤的劳动。所有这些，都是本书得以顺利出版的保障，在此一并向他们表示衷心的感谢！

当然，现代EDA技术飞速发展，相应的教学内容和教学方法也在不断改进，其中一定还有许多问题值得深入探讨。由于编者水平有限，时间仓促，书中难免有缺点和不足之处，恳请读者批评指正！

作者