3.5 FPGA/CPLD的配置