更新时间：2023-06-19 16:44:58
封面
版权信息
内容简介
“集成电路系列丛书”编委会
编委会秘书处
出版委员会
“集成电路系列丛书·集成电路设计”编委会
“集成电路系列丛书”主编序言
“集成电路系列丛书·集成电路设计”主编序言
前言
作者简介
第1章 绪论
1.1 ADC发展现状
1.2 ADC基础指标
1.2.1 静态指标
1.2.2 动态指标
1.3 ADC基本架构与原理
1.3.1 闪存（Flash）ADC
1.3.2 积分（Integrating）ADC
1.3.3 循环（Cyclic）ADC
1.3.4 逐次逼近（SAR）ADC
1.3.5 德尔塔-西格玛（Delta-Sigma，Δ-Σ）ADC
1.3.6 二步式（TS）ADC
1.3.7 流水线（Pipeline）ADC
1.3.8 时间交织（TI）ADC
1.3.9 ADC架构比较
第2章 ADC发展趋势与SAR ADC系统
2.1 ADC发展趋势
2.1.1 技术按比例缩小带来的挑战
2.1.2 ADC体系结构概述
2.1.3 ADC趋势
2.2 SAR ADC系统
2.2.1 SAR ADC核心电路
2.2.2 SAR ADC辅助电路
2.2.3 14位二步式SAR ADC原理
2.2.4 14位二步式SAR ADC设计指标
第3章 比较器
3.1 比较器基础指标
3.2 静态比较器
3.3 动态比较器
3.4 比较器增益与速度
3.4.1 前置放大器
3.4.2 动态比较器
3.4.3 整体比较器
3.5 比较器输入失调电压
3.5.1 前置放大器失调仿真
3.5.2 动态锁存器失调仿真
3.6 比较器噪声
3.6.1 前置放大器噪声
3.6.2 动态锁存器噪声
3.7 比较器功耗
第4章 数/模转换器（DAC）
4.1 电容DAC基础架构
4.2 单位电容值——失配
4.3 整体电容值——kT/C噪声
4.4 DAC噪声
4.5 DAC开关设计
4.6 DAC功耗
4.7 比例基准二步式DAC设计实例
4.7.1 DAC架构
4.7.2 失配与kT/C噪声
4.7.3 开关设计
4.7.4 整体实现
第5章 逐次逼近寄存器（SAR）逻辑
5.1 同步SAR逻辑
5.2 异步SAR逻辑
5.3 SAR逻辑速度、面积与功耗
5.4 SAR逻辑设计实例
5.4.1 采样时序控制
5.4.2 SAR逻辑单元电路
5.4.3 最高位漏电问题
5.4.4 高低位衔接ULS信号与高低位MUX选择
5.4.5 SAR逻辑整体实现
第6章 整体仿真与设计
6.1 整体仿真验证
6.1.1 直流仿真
6.1.2 交流仿真
6.1.3 噪声仿真
6.1.4 DNL/INL仿真
6.2 接口电路与整体布局
第7章 SAR ADC测试
7.1 测试系统
7.2 静态测试
7.3 动态测试
7.4 二步式SAR ADC测试结果
第8章 校正算法
8.1 校正技术概述
8.2 模拟前端校正
8.3 模拟后端校正
8.4 数字前端校正
8.5 数字后端校正
8.6 校正算法总结
8.7 校正应用实例——模拟前端校正应用
第9章 采样
9.1 信号采样
9.2 信号重建
9.3 采样开关设计
9.4 采样保持电路
9.4.1 采样保持概述
9.4.2 CMOS采样保持电路
